[发明专利]包括具有交叉耦合结构的锁存器的集成电路器件

权利要求书

1.一种集成电路器件，所述集成电路器件包括：

衬底，所述衬底包括第一区域、第二区域以及位于所述第一区域与所述第二区域之间的边界区域，其中，所述第一区域和所述第二区域在与所述衬底的上表面平行的第一水平方向上彼此间隔开；

第一锁存器，所述第一锁存器位于所述衬底的所述第一区域上，其中，所述第一锁存器包括第一垂直场效应晶体管、第二垂直场效应晶体管、第三垂直场效应晶体管和第四垂直场效应晶体管；

第二锁存器，所述第二锁存器位于所述衬底的所述第二区域上，其中，所述第二锁存器包括第五垂直场效应晶体管、第六垂直场效应晶体管、第七垂直场效应晶体管和第八垂直场效应晶体管，其中，所述第一垂直场效应晶体管和所述第七垂直场效应晶体管沿着所述第一水平方向布置；以及

导电层，所述导电层在所述第一水平方向上延伸并跨过所述边界区域，其中，所述导电层的第一部分包括所述第一垂直场效应晶体管的栅电极，并且所述导电层的第二部分包括所述第七垂直场效应晶体管的栅电极。

2.根据权利要求1所述的集成电路器件，其中，所述导电层被配置为接收时钟信号或反相时钟信号。

3.根据权利要求2所述的集成电路器件，其中，所述导电层包括焊盘区域，所述焊盘区域从所述导电层的所述第二部分突出并且位于所述衬底的所述第二区域上，并且

其中，所述集成电路器件还包括栅极接触，所述栅极接触在与所述衬底的所述上表面垂直的竖直方向上延伸并且连接到所述导电层的所述焊盘区域。

4.根据权利要求3所述的集成电路器件，其中，所述第一垂直场效应晶体管和所述第七垂直场效应晶体管均为P型垂直场效应晶体管，并且

其中，所述导电层被配置为接收所述反相时钟信号。

5.根据权利要求2所述的集成电路器件，其中，所述导电层包括位于所述边界区域上的焊盘区域，并且

其中，所述集成电路器件还包括栅极接触，所述栅极接触在与所述衬底的所述上表面垂直的竖直方向上延伸并且连接到所述导电层的所述焊盘区域。

6.根据权利要求1所述的集成电路器件，其中，所述第一垂直场效应晶体管包括顺序堆叠在所述衬底上的第一沟道区域和第一顶部源极/漏极，所述第二垂直场效应晶体管包括顺序堆叠在所述衬底上的第二沟道区域和第二顶部源极/漏极，所述第三垂直场效应晶体管包括顺序堆叠在所述衬底上的第三沟道区域和第三顶部源极/漏极，并且所述第四垂直场效应晶体管包括顺序堆叠在所述衬底上的第四沟道区域和第四顶部源极/漏极，并且

其中，所述集成电路器件还包括接触所述第一顶部源极/漏极、所述第二顶部源极/漏极、所述第三顶部源极/漏极和所述第四顶部源极/漏极的顶部源极/漏极接触。

7.根据权利要求6所述的集成电路器件，其中，所述衬底的所述第一区域包括NMOS区域和位于所述NMOS区域与所述边界区域之间的PMOS区域，

其中，所述第一垂直场效应晶体管和所述第三垂直场效应晶体管均为P型垂直场效应晶体管，并且所述第一垂直场效应晶体管和第三垂直场效应晶体管位于所述PMOS区域上，并且沿着与所述衬底的所述上表面平行且与所述第一水平方向垂直的第二水平方向布置，并且

其中，所述第二垂直场效应晶体管和所述第四垂直场效应晶体管均为N型垂直场效应晶体管，并且所述第二垂直场效应晶体管和所述第四垂直场效应晶体管位于所述NMOS区域上并且沿着所述第二水平方向布置。

8.根据权利要求7所述的集成电路器件，其中，所述第二垂直场效应晶体管和所述第三垂直场效应晶体管沿着所述第一水平方向布置。