[发明专利]三维存储器的制造方法以及三维存储器

说明书

本发明提供一种三维存储器的制造方法，该制造方法包括：提供半导体结构，所述半导体结构具有衬底、位于所述衬底中的经掺杂的阱区、位于所述阱区上的停止层以及所述停止层上的牺牲层、位于所述牺牲层上的堆叠层以及垂直穿过所述堆叠层的沟道结构，其中所述阱区与所述衬底接触，所述沟道结构到达所述阱区且具有沟道层；形成垂直穿过所述堆叠层而到达所述牺牲层的栅线隙；去除所述牺牲层，露出所述沟道结构在所述牺牲层的部分的侧壁；去除所述沟道结构在所述牺牲层的部分侧壁厚度，露出所述沟道层的一部分，并形成穿过所述停止层到达所述阱区的连接槽；以及在所述连接槽中形成连接层，所述连接层将所述沟道层与所述阱区电性连接。

技术领域

本发明主要涉及半导体制造方法，尤其涉及一种三维存储器的制造方法以及三维存储器。

背景技术

为了克服二维存储器件的限制，业界已经研发并大规模量产了具有三维(3D)结构的存储器件，其通过将存储器单元三维地布置在衬底之上来提高集成密度。

在例如3D NAND闪存的三维存储器件中，存储阵列可包括具有沟道结构的核心(core)区。沟道结构形成于垂直贯穿三维存储器件的堆叠层(stack)的沟道孔中，沟道结构通常具有SONO(硅-氧化物-氮化物-氧化物)结构。沟道孔底部设置硅外延层以便连接沟道层和衬底。然而常规的工艺中，对SONO结构进行刻蚀会对底部的硅材料造成损伤，从而影响了在底部生长的硅外延层的品质。并且，随着3D NAND技术的发展，堆叠层数越来越高，尤其是对于具有多层堆栈的存储器来说，由于不同堆栈的连接处没有对齐导致的拐角，对SONO结构的刻蚀带来更多的困难。

发明内容

本发明要解决的技术问题是提供一种无需沟道孔刻蚀的三维存储器的制造方法及三维存储器。

为解决上述技术问题，本发明提供了一种三维存储器的制造方法，该制造方法包括：提供半导体结构，所述半导体结构具有衬底、位于所述衬底中的经掺杂的阱区、位于所述阱区上的停止层以及所述停止层上的牺牲层、位于所述牺牲层上的堆叠层以及垂直穿过所述堆叠层的沟道结构，其中所述阱区与所述衬底接触，所述沟道结构到达所述阱区且具有沟道层；形成垂直穿过所述堆叠层而到达所述牺牲层的栅线隙；去除所述牺牲层，露出所述沟道结构在所述牺牲层的部分的侧壁；去除所述沟道结构在所述牺牲层的部分侧壁厚度，露出所述沟道层的一部分，并形成穿过所述停止层到达所述阱区的连接槽；以及在所述连接槽中形成连接层，所述连接层将所述沟道层与所述阱区电性连接。

在本发明的一实施例中，在所述连接槽中形成连接层的步骤包括：在所述连接槽中选择性外延生长单晶硅形成连接层。

在本发明的一实施例中，在所述连接槽中形成连接层的步骤包括：在所述连接槽中沉积多晶硅形成连接层。

在本发明的一实施例中，去除所述沟道结构在所述牺牲层的部分侧壁厚度至所述沟道结构的底面。

在本发明的一实施例中，在所述连接槽中形成连接层至所述连接层的顶面与所述停止层的顶面齐平。

在本发明的一实施例中，所述沟道层露出的部分为圆柱面。

在本发明的一实施例中，还包括：在所述停止层上形成底部选择栅，并在所述阱区上形成接触区；以及在所述栅线隙中形成阵列共源极，所述阵列共源极穿过所述底部选择栅接触所述接触区。

在本发明的一实施例中，所述堆叠层包括一个堆栈或多个堆叠的堆栈。

在本发明的一实施例中，所述阱区为P型掺杂。

本发明还提供了一种三维存储器，该三维存储器包括：衬底；经掺杂的阱区，位于所述衬底中，所述阱区与所述衬底接触；位于所述阱区上的堆叠层，所述堆叠层包括间隔的栅极层；垂直穿过所述堆叠层且到达所述阱区的沟道结构，所述沟道结构包括沟道层，其中所述沟道层位于所述阱区的部分从所述沟道结构的侧面露出；连接层，电性连接所述侧面露出的沟道层与所述阱区。