[发明专利]基于powerpc架构并支持中断嵌套的外部中断管理方法及系统

说明书

本发明提供了基于powerpc架构并支持中断嵌套的外部中断管理方法，是基于powerpc架构原有的中断响应机制加以改进并配合中断控制器完成；提出的中断处理处理流程会在适当时机完成中断嵌套，使高优先级中断及时得到处理器的响应。本专利提出的中断处理流程经过实际操作验证可以有效避免中断嵌套导致的程序混乱，极大地提高处理器对中断的响应效率。

技术领域

本发明属于中断处理技术领域，尤其是涉及基于powerpc架构并支持中断嵌套的外部中断管理方法。

背景技术

基于powerpc架构的处理器是目前市场主流的嵌入式处理器，广泛应用于汽车电子、工业控制、军工等领域，研发以powerpc处理器为核心的SOC 芯片对我国集成电路产业具有重要意义。

中断响应是处理器非常重要的一种机制，需要处理器和中断控制器配合完成。传统的实现方案中，对于中断处理一般无需支持中断嵌套，所用的做法都是在处理中断的过程中，关闭全局中断使能位，禁止中断，处理完成之后，在打开中断即可。

随着芯片的复杂性越来越高以及处理速度越来越快，对处理器的响应中断速度也有比较高的要求，这样就存在一个问题，当高优先级的中断到来时，由于中断禁止，而处理器不能及时进行处理，影响了中断的实时响应，如何在实时操作系统中支持中断嵌套成为一个难题。

发明内容

有鉴于此，本发明旨在提出一种基于powerpc架构并支持中断嵌套的外部中断管理方法及系统，在适当时机完成中断嵌套，使高优先级中断及时得到处理器的响应，有效避免中断嵌套导致的程序混乱，配合中断控制器对部件中断的优先级管理，极大地提高处理器对中断的响应效率。

典型的基于powerpc架构处理器的中断响应流程如下：

1)处理器使能MSR(Machine State Register)寄存器的EE(external enable)位，并捕捉到硬件中断信号(包含关键中断critical interrupt、机器检查machine check和外部中断external input)；

2)处理器在捕捉到硬件中断信号后，需要做一些必要的清楚指令队列的预处理过程，之后才可以进入中断处理程序。这样做的主要目的是为中断处理程序准备一个“干净”的空间，保证中断处理程序与被中断程序之间不相互干扰；

3)处理器将中断处理程序的返回地址保存在SRR0(Save/Restore Register 0)中；将MSR寄存器保存在SRR1(Save/Restore Register 1)中；

4)处理器保留MSR寄存器的CE(critical enable)、ME(machine check enable)、DE(debug enable)位，并将其他位全部清零。因此处理器在进行外部中断处理程序时，仍然可以被关键中断，机器检查中断和调试中断程序中断，但是不能被外部中断立即中断；

5)处理器将根据中断向量表确定中断向量地址，进行中断处理程序的执行；

6)在中断处理程序执行完毕后，使用rfi指令进行中断返回。rfi指令将从SRR1寄存器中恢复MSR寄存器的值，并从SRR0寄存器中获得程序返回地址。rfi指令在进行程序正文切换之前还会进行指令和数据的同步，还给被中断的程序一个“干净”的空间，之后处理器进行中断返回。

以上即是powerpc架构处理器一个典型的中断处理流程，由此可见，传统的中断处理流程是不支持外部中断嵌套操作的，

由于处理器处理中断响应时会发生大量保存现场和寄存器的暂存操作，如果允许中断嵌套操作，可能导致程序由于指令和寄存器的混乱而出现错误甚至死机。

为达到上述目的，本发明的技术方案是这样实现的：