[发明专利]祖冲之加密算法提速方法、系统、存储介质及计算机设备有效
申请号: | 201910656665.0 | 申请日: | 2019-07-19 |
公开(公告)号: | CN110445601B | 公开(公告)日: | 2022-07-26 |
发明(设计)人: | 张玉涛;宋长冉 | 申请(专利权)人: | 三未信安科技股份有限公司 |
主分类号: | H04L9/06 | 分类号: | H04L9/06 |
代理公司: | 北京首捷专利代理有限公司 11873 | 代理人: | 梁婧宇 |
地址: | 100102 北京市朝阳区*** | 国省代码: | 北京;11 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 加密算法 提速 方法 系统 存储 介质 计算机 设备 | ||
1.一种祖冲之加密算法提速方法,其特征在于,包括:
基于多通道缓存环模式将祖冲之加密算法的密钥初始化和明文逻辑运算过程解耦合,且多通道并行执行,具体包括:
根据加密密钥和初始向量进行多通道并行密钥初始化,生成密钥流;
将所述密钥流存储于第一多通道环形缓冲区;
根据预设规则从所述第一多通道环形缓冲区获取所述密钥流,将所述密钥流形成环形数据缓存队列,并存储于第二多通道环形缓冲区;
将数据原文与所述第二多通道环形缓冲区中的密钥流进行多通道并行加密运算,得到密文数据。
2.根据权利要求1所述的方法,其特征在于,所述预设规则包括:
当所述加密运算过程中所述密钥流消耗速度大于或等于所述密钥初始化过程中密钥流产生速度时,使所述第一多通道环形缓冲区的密钥流输出速度大于或等于密钥流输入速度;
当所述加密运算过程中所述密钥流消耗速度小于所述密钥初始化过程中密钥流产生速度相等时,使所述第一多通道环形缓冲区的密钥流输出速度小于密钥流输入速度,多余的密钥流存储于所述第一多通道环形缓冲区内。
3.一种祖冲之加密算法提速系统,其特征在于,该系统基于多通道缓存环模式将祖冲之加密算法的密钥初始化和明文逻辑运算过程解耦合,且多通道并行执行,该系统包括:
初始化模块,用于根据加密密钥和初始向量进行多通道并行密钥初始化,生成密钥流;
第一多通道环形缓冲区,用于存储所述初始化模块产生的密钥流;
第二多通道环形缓冲区,用于根据预设规则从所述第一多通道环形缓冲区获取所述密钥流,将所述密钥流形成环形数据缓存队列并存储;
逻辑运算模块,用于将数据原文与所述第二多通道环形缓冲区中的密钥流进行多通道并行加密运算,得到密文数据。
4.根据权利要求3所述的系统,其特征在于,所述预设规则包括:
当所述加密运算过程中所述密钥流消耗速度大于或等于所述密钥初始化过程中密钥流产生速度时,使所述第一多通道环形缓冲区的密钥流输出速度大于或等于密钥流输入速度;
当所述加密运算过程中所述密钥流消耗速度小于所述密钥初始化过程中密钥流产生速度相等时,使所述第一多通道环形缓冲区的密钥流输出速度小于密钥流输入速度,多余的密钥流存储于所述第一多通道环形缓冲区内。
5.一种计算机可读存储介质,用于存储指令,其特征在于,当所述指令在计算机上运行时,使所述计算机执行根据权利要求1-2任一项所述的祖冲之加密算法提速方法。
6.一种计算机设备,包括存储器、处理器及存储在所述存储器上的并可在所述处理器上运行的计算机程序,其特征在于,所述处理器执行所述程序时实现如权利要求1-2任一项所述的祖冲之加密算法提速方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三未信安科技股份有限公司,未经三未信安科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910656665.0/1.html,转载请声明来源钻瓜专利网。