[发明专利]半导体器件

说明书

本发明公开了一种半导体器件，包括纳米条或纳米片；纳米条或纳米片包括由硅材料组成的主体层，在主体层的顶部表面和侧面形成有由锗硅层和锗层叠加而成的表面层；由表面层形成半导体器件的沟道区，在半导体器件导通时沟道区被反型并形成二维载流子气，利用锗的禁带宽度小于硅的禁带宽度的特点，提高沟道区的二维载流子气的量子阱深度并从而提高二维载流子气的载流子浓度；利用锗的有效载流子质量小的特点，提高沟道区的载流子迁移率。本发明能提高器件的性能如沟道区的导电性能。

技术领域

本发明涉及半导体集成电路，特别是涉及一种半导体器件。

背景技术

相对于平面式晶体管，鳍式晶体管(FinFET)具有立体式沟道结构，故具有更好的导通电流和关断电流特性；也能改善短沟道效应(SCE)，如漏感应势垒降低效应(DIBL)和亚阈值斜率(SS)都能得到改善。如图1所示，是现有鳍式晶体管的立体结构图；所述鳍式晶体管包括鳍体102，所述鳍体102由形成于硅衬底101上的硅材料形成的纳米条或纳米片组成。同一硅衬底101上的各所述鳍体102平行排列且各所述鳍体102之间隔离有介质层103。

栅极结构覆盖在部分长度的所述鳍体102的顶部表面和侧面，被所述栅极结构覆盖的所述鳍体102的表面用于形成沟道。从图1可以看出，在所述鳍体102的顶部表面和两个侧面都具有如箭头108所示的沟道。如图2所示，是所述鳍体102的剖面结构图，可以看出，所述鳍体102的材料为硅，故器件导通时沟道直接由硅材料的反型层组成。

图1中，所述栅极结构包括叠加而成的栅介质层104和栅导电材料层105。所述栅介质层104的材料为栅氧化层；或者，所述栅介质层104的材料包括高介电常数材料(HK)。所述栅导电材料层105为金属栅(MG)；或者，所述栅导电材料层105为多晶硅栅。

源区106和漏区107形成在所述栅极结构两侧的所述鳍体102中。

随着技术的发展，需要不断的提高器件的性能。

发明内容

本发明所要解决的技术问题是提供一种半导体器件，能提高器件导通时沟道区的载流子浓度以及载流子的迁移率，从而提高器件的性能。

为解决上述技术问题，本发明提供的半导体器件包括：纳米条或纳米片。

所述纳米条或纳米片包括由硅材料组成的主体层，在所述主体层的顶部表面和侧面形成有由锗硅层和锗层叠加而成的表面层；由所述表面层形成半导体器件的沟道区，在所述半导体器件导通时所述沟道区被反型并形成二维载流子气，利用锗的禁带宽度小于硅的禁带宽度的特点，提高所述沟道区的二维载流子气的量子阱深度并从而提高所述沟道区的二维载流子气的载流子浓度；利用锗的有效载流子质量小的特点，提高所述沟道区的载流子迁移率。

进一步的改进是，所述半导体器件为鳍式晶体管。

进一步的改进是，所述鳍式晶体管包括鳍体，所述鳍体由所述纳米条或纳米片组成。

进一步的改进是，栅极结构覆盖在部分长度的所述鳍体的顶部表面和侧面，被所述栅极结构覆盖的所述鳍体的表面用于形成沟道。

进一步的改进是，源区和漏区形成在所述栅极结构两侧的所述鳍体中。

进一步的改进是，所述栅极结构包括叠加而成的栅介质层和栅导电材料层。

进一步的改进是，所述栅介质层的材料为栅氧化层；或者，所述栅介质层的材料包括高介电常数材料。

进一步的改进是，所述栅导电材料层为多晶硅栅；或者，所述栅导电材料层为金属栅。

进一步的改进是，所述鳍体形成在硅衬底上。

进一步的改进是，同一所述硅衬底上的各所述鳍体平行排列且各所述鳍体之间隔离有介质层。