[发明专利]驱动电路

说明书

本发明公开了一种驱动电路，包括至少两栅极驱动单元电路，至少两栅极驱动单元电路中的第N级栅极驱动单元电路包括输入部分、下拉控制部分、下拉部分和驱动部分；下拉控制部分用于产生控制信号，控制信号在预充阶段和上拉阶段为低电平，以将下拉部分中的晶体管关闭，控制信号在下拉及低电平维持阶段为高电平，以将下拉部分中的晶体管开启；下拉部分用于在驱动电路的本级扫描输出端的本级扫描信号输出之后，将第一节点、驱动电路的本级级联输出端和本级扫描输出端的电位下拉至低电位，并在下次输出之前将其保持在低电位。本发明能使得驱动电路的输出更加稳定。

【技术领域】

本发明涉及显示驱动技术领域，特别涉及一种驱动电路。

【背景技术】

传统的驱动电路通过显示面板中的扫描线与显示面板中的像素单元电性连接，所述驱动电路用于驱动所述像素单元显示图像。

传统的驱动电路中包括多个氧化物薄膜晶体管，由于制造工艺的原因，实际生产出的不同批次之间的氧化物薄膜晶体管的阈值电压(Vth)可能存在一定的偏差。

传统的驱动电路受氧化物薄膜晶体管的阈值电压影响较大，这导致了传统的驱动电路输出不稳定，甚至造成驱动电路功能不良。

故，有必要提出一种新的技术方案，以解决上述技术问题。

【发明内容】

本发明的目的在于提供一种驱动电路，其能使得驱动电路的输出更加稳定。

为解决上述问题，本发明的技术方案如下：

一种驱动电路，所述驱动电路包括至少两栅极驱动单元电路，至少两所述栅极驱动单元电路以级联的方式电性连接；至少两所述栅极驱动单元电路中的第N级栅极驱动单元电路与时钟信号端、高电位端、前级扫描输出端、前级级联输出端、第一低电位端、第二低电位端、本级级联输出端以及本级扫描输出端电性连接，所述第N级栅极驱动单元电路还与第二初始化信号端以及后级级联输出端、复位信号端中的至少一者电性连接，或者，所述第N级栅极驱动单元电路还与第一初始化信号端和第二初始化信号端以及所述后级级联输出端、所述复位信号端中的至少一者电性连接，其中，N为大于或等于1的整数；所述第N级栅极驱动单元电路包括输入部分、下拉控制部分、下拉部分和驱动部分；所述输入部分用于对所述第N级栅极驱动单元电路的第一节点进行预充电，以使所述驱动部分中的第五晶体管和第六晶体管提前打开，以及用于将所述下拉控制部分的第二节点及所述下拉部分的第三节点下拉至低电位，以使所述下拉部分中的第四晶体管、第十五晶体管和第十八晶体管提前关闭；所述下拉控制部分用于产生控制信号，所述控制信号在预充阶段和上拉阶段为低电平，以将所述下拉部分中的晶体管关闭，所述控制信号在下拉及低电平维持阶段为高电平，以将下拉部分中的晶体管开启；所述下拉部分用于在所述驱动电路的本级扫描输出端的本级扫描信号输出之后，将所述第一节点、所述驱动电路的本级级联输出端和所述本级扫描输出端的电位下拉至低电位，并在下次输出之前将其保持在低电位；所述驱动部分用于在所述第一节点为高电位时，将所述驱动电路的时钟信号端的时钟信号传递至所述本级级联输出端和所述本级扫描输出端，并且在所述时钟信号端的时钟信号为高电平时，将所述第一节点的电位耦合到更高的电位；所述输入部分与所述前级扫描输出端、所述前级级联输出端、所述时钟信号端、所述本级级联输出端和所述第一节点电性连接；所述输入部分包括第一晶体管、第二晶体管和第三晶体管；所述第一晶体管的第一极与所述前级级联输出端以及所述第二晶体管的第一极电性连接，所述第一晶体管的第二极电性连接于所述前级扫描输出端，所述第一晶体管的第三极与所述第二晶体管的第二极以及所述第三晶体管的第二极电性连接，所述第二晶体管的第三极电性连接于所述第一节点，所述第三晶体管的第一极电性连接于所述时钟信号端；所述第三晶体管的第三极电性连接于所述本级级联输出端，或者所述第三晶体管的第一极电性连接于所述时钟信号端。