[发明专利]一种异构混合内存系统异常恢复方法及装置

说明书

本申请所提供的一种异构混合内存系统异常恢复方法，包括：当IPMI检测到异构混合内存系统异常掉电时，控制BIOS和第一FPGA进行启动；发送清除异常数据命令至NVM，并在异常数据清除后利用第一FPGA的DRAM内存信息和NVM内存信息构建异构混合内存；控制BIOS执行异构混合内存对应的异构混合内存系统的启动操作。该方法中当IPMI检测到异构混合内存系统异常掉电时，控制BIOS和第一FPGA进行启动，并在异常数据清除后利用第一FPGA的DRAM内存信息和NVM内存信息构建异构混合内存。可见，该方法避免了相关技术中受硬件上的限制或者相关BIOS逻辑上的限制，能够降低异构混合内存系统异常恢复的开发成本。本申请还提供一种异构混合内存系统异常恢复装置、设备及计算机可读存储介质。

技术领域

本申请涉及异构混合内存系统异常恢复领域，特别涉及一种异构混合内存系统异常恢复方法、装置、设备及计算机可读存储介质。

背景技术

异构混合内存系统在断电前需要控制NVM(Non-Volatile Memory，非易失性存储器)在断电前完成数据写回，保护内存中的数据。若发生异常掉电，则需要有专门的程序处理流程来进行异常恢复。目前，通过BIOS进行控制引导整个重启流程，由于硬件上的限制或者相关BIOS(Basic Input Output System，基本输入输出系统)逻辑上的限制，通过BIOS控制异常恢复流程有时难以实现或者相应的开发成本很高。

因此，如何降低异构混合内存系统异常恢复的开发成本是本领域技术人员亟需解决的技术问题。

发明内容

本申请的目的是提供一种异构混合内存系统异常恢复方法、装置、设备及计算机可读存储介质，能够降低异构混合内存系统异常恢复的开发成本。

为解决上述技术问题，本申请提供一种异构混合内存系统异常恢复方法，包括：

当IPMI检测到异构混合内存系统异常掉电时，控制BIOS和第一FPGA进行启动；

发送清除异常数据命令至NVM，并在异常数据清除后利用所述第一FPGA的DRAM内存信息和NVM内存信息构建异构混合内存；

控制所述BIOS执行所述异构混合内存对应的异构混合内存系统的启动操作。

优选地，所述当IPMI检测到异构混合内存系统异常掉电时，控制BIOS和第一FPGA进行启动，包括：

当所述IPMI检测到所述异构混合内存系统异常掉电时，控制所述BIOS执行QPI慢速启动操作；

接收所述BIOS完成QPI慢速启动后发送的重启信号，并控制所述BIOS执行QPI快速启动操作；

控制浪潮FPGA执行启动操作。

优选地，所述发送清除异常数据命令至NVM，并在异常数据清除后利用所述第一FPGA的DRAM内存信息和NVM内存信息构建异构混合内存，包括：

从CPU获取所述DRAM内存信息并发送至华科FPGA，并从所述华科FPGA获取所述NVM内存信息发送至所述BIOS；

利用所述DRAM内存信息和所述NVM内存信息构建所述异构混合内存。

优选地，所述控制所述BIOS执行所述异构混合内存对应的异构混合内存系统的启动操作之前，还包括：

配置所述华科FPGA，并判断所述华科FPGA是否配置完成；

若所述华科FPGA配置完成，则执行所述控制所述BIOS执行所述异构混合内存对应的异构混合内存系统的启动操作的步骤。

本申请还提供一种异构混合内存系统异常恢复装置，包括：