[发明专利]一种数据收发速率调整装置及其运行方法

权利要求书

1.一种数据收发速率调整装置，分为数据发送速率调整单元和数据接收速率调整单元；其特征在于：

所述数据发送速率调整单元包括数据缓冲模块、位宽倍增模块和控制器，数据发送速率调整单元安装于发送设备的并行数据输出端和发送SerDes接口之间，并行数据输出端连接数据发送速率调整单元的数据缓冲模块，数据缓冲模块的状态信号接入控制器，同时将暂存的并行数据送入位宽倍增模块，控制器根据状态信号将倍增系数控制信号送入位宽倍增模块，位宽倍增模块按控制器给出的倍增系统对并行数据进行倍增，实现速率调整，其输出接入发送SerDes接口，转换成高速串行信号发送；

所述数据接收速率调整单元包括依次连接的比特同步模块、比特提取模块和比特对齐模块；数据接收速率调整单元安装于接收设备的并行数据输入端和接收SerDes接口之间，接收SerDes接口接收的串行数据转换为并行数据接入比特同步模块，对数据多次采样后送入比特提取模块，根据数据起始位提取有效数据，接入比特对齐模块，将提取的有效数据合并对齐恢复成并行数据，送入接收设备内的并行数据输入端。

2.一种数据收发速率调整装置的运行方法，采用权利要求1所述的速率调整装置，分为数据发送速率调整的发送方法和数据接收速率调整接收方法；

所述数据发送速率调整的发送方法采用权利要求1所述的数据发送速率调整单元进行，主要步骤如下：

步骤Ⅰ、数据暂存

发送设备的并行数据输出端将并行数据送入数据缓冲模块暂存，数据缓冲模块实时监测自身暂存数据量与其最大存储容量的比值，此即为存储状态信息，该状态信息实时传送给控制器；

步骤Ⅱ、位宽倍增

位宽倍增模块根据发送设备当前状态确定读取数据缓冲模块中暂存的数据的方式，每次读取4～64比特，将读取的每一比特位按照控制器实时给出的倍增系数扩展倍增，并按发送SerDes接口的并行数据位宽对得到的比特流进行调整，拆分或合并对齐成符合发送SerDes接口的并行数据位宽的比特流，输出到本装置连接的发送SerDes接口，转换成高速串行信号发送；

步骤Ⅲ、倍增系数调整

控制器按发送设备内部并行数据速率V_B和发送SerDes接口串行数据速率V_C求得N,V_C＞V_B，V_C/V_B四舍五入所得整数为N；根据位宽倍增模块的状态，不断地实时调整倍增系数为N或N±1,并将当前的倍增系数实时传输到位宽倍增模块，使倍增后比特流的速率等于发送SerDes接口的速率；

数据接收速率调整的接收方法采用权利要求1所述的数据接收速率调整单元进行，主要步骤如下：

步骤ⅰ、比特同步

当发送设备发送的比特流传输速率V_S等于接收设备的接收SerDes接口速率V_R，则无需数据接收速率调整单元的进行步骤ⅰ比特同步和步骤ⅱ比特提取，直接进入步骤ⅲ；

当发送设备发送的比特流传输速率V_S小于接收设备的接收SerDes接口速率V_R，接收SerDes接口对接收的对端发送的比特流每比特采样M次或M±1次，V_R/V_S四舍五入所得整数为M；接收SerDes接口对接收比特流中70％以上的比特采样M次，少数比特被采样M±1次，接收SerDes接口的采样所得比特流送入数据接收速率调整单元的比特同步模块，比特同步模块将接收的比特流提供给比特提取模块；

步骤ⅱ、比特提取

根据比特流中的电平变化位，从采样所得的比特流中提取有效数据；

根据二进制比特数据0、1电平的变化位，实时确定有效数据位数，当前后相接的两个电平变化位之间的相同电平的比特数S等于M或M±1，说明二者间为同一位有效数据；当前后相接的两个电平变化位之间的相同电平的比特数S大于M+1，则计算S/M或(S±1)/M，所得结果n为相同电平的S个比特对应的有效数据位数，提取两个电平变化位之间n个比特数据为n位有效数据；

步骤ⅲ、比特对齐

将步骤ⅱ依次提取出的有效数据按设备内并行数据位宽拆分或合并，对齐成符合设备内并行数据输入端格式要求的并行数据，输出至设备内并行数据输入端。