[发明专利]有限域构造的LDPC码的译码方法、装置、译码器及存储介质

权利要求书

1.一种有限域构造的LDPC码的译码方法，其特征在于，包括：

获取待译码信道信息；

将所述待译码信道信息拷贝至LLR存储器；

进行迭代译码流程，得到译码结果；

其中，所述迭代译码流程包括：

进行变量节点更新，得到第一更新结果，并将所述第一更新结果存储至与子矩阵对应的映射存储器；

从所述映射存储器中读取所述第一更新结果，根据所述第一更新结果进行校验节点更新，得到第二更新结果，并将所述第二更新结果存储至所述映射存储器；

判断迭代更新是否完成；

当迭代更新未完成时，返回所述进行变量节点更新的步骤；

所述LLR存储器为包括第一接口和第二接口的存储器，两个不同列对应的子矩阵的信道信息存储于同一个LLR存储器；

所述进行变量节点更新，得到第一更新结果，包括：

分别通过所述第一接口和第二接口从同一个LLR存储器读取两个不同列单元对应的待译码信道信息；

根据所述对应的待译码信道信息进行更新，得到所述第一更新结果。

2.如权利要求1所述的有限域构造的LDPC码的译码方法，其特征在于，所述获取待译码信道信息，包括：

接收输入的所述待译码信道信息；

将所述待译码信道信息缓存至输入存储器，其中，所述输入存储器为乒乓存储器。

3.如权利要求2所述的有限域构造的LDPC码的译码方法，其特征在于，在将所述待译码信道信息拷贝至LLR存储器之前，还包括：

判断译码器是否为空且所述输入存储器是否有数据；

当所述译码器为空且所述输入存储器有数据时，进入后续将所述待译码信道信息拷贝至LLR存储器的步骤；

当所述译码器不为空和/或所述输入存储器没有数据，返回获取待译码信道信息的步骤。

4.如权利要求1所述的有限域构造的LDPC码的译码方法，其特征在于，所述进行迭代译码流程，得到译码结果，包括：

进行迭代译码流程，得出硬判决数据；

将所述硬判决数据拷贝至输出存储器，输出所述译码结果。

5.一种有限域构造的LDPC码的译码装置，其特征在于，包括：

获取模块，用于获取待译码信道信息；

拷贝模块，用于将所述待译码信道信息拷贝至LLR存储器；

迭代译码模块，用于进行迭代译码流程，得到译码结果；

其中，所述迭代译码模块包括：

变量节点更新单元，用于进行变量节点更新，得到第一更新结果，并将所述第一更新结果存储至与子矩阵对应的映射存储器；

校验节点更新单元，用于从所述映射存储器中读取所述第一更新结果，根据所述第一更新结果进行校验节点更新，得到第二更新结果，并将所述第二更新结果存储至所述映射存储器；

判断单元，用于判断迭代更新是否完成；

返回单元，用于当迭代更新未完成时，返回所述进行变量节点更新的步骤；

所述LLR存储器为包括第一接口和第二接口的存储器，两个不同列对应的子矩阵的信道信息存储于同一个LLR存储器；

所述变量节点更新单元包括：

读取子单元，用于分别通过所述第一接口和第二接口从同一个LLR存储器读取两个不同列单元对应的待译码信道信息；

更新子单元，用于根据所述对应的待译码信道信息进行更新，得到所述第一更新结果。

6.如权利要求5所述的有限域构造的LDPC码的译码装置，其特征在于，所述获取模块包括：

接收单元，用于接收输入的所述待译码信道信息；

缓存单元，用于将所述待译码信道信息缓存至输入存储器，其中，所述输入存储器为乒乓存储器。

7.一种译码器，包括存储器、处理器以及存储在所述存储器中并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1至4任一项所述方法的步骤。

8.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至4任一项所述方法的步骤。