[发明专利]高速缓存存储器、存储系统和高速缓存存储器的逐出方法

说明书

本发明提供高速缓存存储器、包括其的存储系统和高速缓存存储器的逐出方法。在用于主机和存储器之间的通信的高速缓存存储器中，高速缓存存储器可以包括多个高速缓存组，每一个高速缓存组包括：有效比特位；N个脏比特位；标签；以及N个数据组，其分别与N个脏比特位相对应，并且每一个数据组包括具有与主机的数据块尺寸实质相同的数据块尺寸的数据，其中，存储器的数据块尺寸是主机的数据块尺寸的N倍，N为大于或等于2的整数。

相关申请的交叉引用

本申请要求于2018年7月17日提交的申请号为10-2018-0082829的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

各种实施例涉及包括高速缓存存储器的存储系统。

背景技术

近来，对诸如电阻式随机存取存储器(RRAM)、相变随机存取存储器(PCRAM)、磁性随机存取存储器(MRAM)和铁电随机存取存储器(FRAM)此类的下一代存储器的研究已经在积极进行。然而，下一代存储器的操作速度比期望的低，它们的缺陷率比期望的高。下一代存储器的耐久性也是一个问题。特别是，当下一代存储器被多次存取时，它们的寿命会迅速缩短。因此，有必要提供一种用于协助下一代存储器的操作速度并减少存取次数的高速缓存存储器。

此外，包括下一代存储器的所有类型的存储器可以与各种类型的主机一起操作，对于不同类型的主机，主机的块尺寸(chunk size)可以是不同的。因此，当主机的数据块尺寸与存储器的数据块尺寸不同时，有必要提供一种可用于主机和存储器之间的通信的高速缓存存储器以支持不同的块尺寸。

发明内容

各种实施例涉及高速缓存存储器结构，其可用于彼此具有不同的块尺寸的主机和存储器之间的通信。

在一个实施例中，在用于主机和存储器之间的通信的高速缓存存储器中，所述高速缓存存储器可以包括多个高速缓存组，每一个高速缓存组包括：有效比特位；N个脏比特位；标签；以及N个数据组，其分别与所述N个脏比特位相对应，并且每一个数据组包括具有与所述主机的数据块尺寸实质相同的数据块尺寸的数据，其中，所述存储器的数据块尺寸是所述主机的数据块尺寸的N倍，N是大于或等于2的整数。

在一个实施例中，在用于主机和存储器之间的通信的高速缓存存储器的逐出方法中，所述逐出方法包括：基于用于逐出多个高速缓存组中的每一个高速缓存组所需的时间来对所述多个高速缓存组中的每一个高速缓存组给出评分；以及逐出基于对所述多个高速缓存组中的每一个给出的评分而从所述多个高速缓存组之中确定的高速缓存组，其中，所述主机的数据块尺寸与所述存储器的数据块尺寸不同。

在一个实施例中，一种存储系统可以包括：存储器，其被配置为具有与主机的数据块尺寸的N倍一样大的数据块尺寸，其中N是大于或等于2的整数；高速缓存存储器，其被配置为用于所述主机和所述存储器之间的通信并且包括多个高速缓存组；命中/失效检查电路，其被配置为检查所述高速缓存存储器的命中或失效；逐出电路，其被配置为在需要对所述高速缓存存储器的逐出操作时在所述多个高速缓存组之中决定要被逐出的高速缓存组并对决定的高速缓存组逐出；以及操作控制电路，其被配置为控制所述存储器的读取操作和写入操作，其中，所述多个高速缓存组中的每一个包括：有效比特位；N个脏比特位；标签；和N个数据组，其分别与所述N个脏比特位相对应，并且每一个数据组包括具有与所述主机的数据块尺寸实质相同的数据块尺寸的数据。