[发明专利]时延评估方法及装置、可读存储介质

权利要求书

1.一种时延评估方法，其特征在于，包括：

获取待评估线网的起始端点和结束端点；

根据所述待评估线网的起始端点和结束端点，在预设的路径表中获取对应的绕线路径，得到所述待评估线网的信息以及所述待评估线网所连接单元的信息；

根据所述待评估线网的信息以及所述待评估线网所连接单元的信息，获取所述待评估线网对应的时延以及所述待评估线网所连接单元对应的时延；

累加所述待评估线网的时延以及所述待评估线网所连接单元的时延，得到时延评估结果。

2.如权利要求1所述的时延评估方法，其特征在于，所述路径表存储以下至少一种时延：线网对应的时延以及FPGA阵列对应的时延。

3.如权利要求2所述的时延评估方法，其特征在于，所述线网对应的时延为每类线网对应的时延平均值。

4.如权利要求1所述的时延评估方法，其特征在于，所述获取所述待评估线网以及所述待评估线网所连接单元对应的时延，包括：

获取所述待评估线网的长度；

当所述待评估线网的长度超过预设长度阈值时，将所述待评估线网划分为N个长度为预设长度阈值的线网以及至少1个长度不超过所述预设长度阈值的线网；

分别查找所述N个长度为预设长度阈值的线网对应的时延，以及所述至少1个长度不超过所述预设长度阈值的线网对应的时延。

5.如权利要求4所述的时延评估方法，其特征在于，所述线网长度为预设长度阈值的线网对应的时延为固定值。

6.如权利要求1所述的时延评估方法，其特征在于，所述累加所述待评估线网的时延，包括：

根据所述待评估线网中每段线网的类型，累加所述待评估线网中所有类型的线网对应时延。

7.如权利要求1所述的时延评估方法，其特征在于，所述路径表采用以下方式构建：

获取设备芯片数据库信息、电阻电容数据库信息、绕线信息以及至少一例两端线网信息；

根据所述两端线网信息、所述设备芯片数据库信息、所述电阻电容数据库信息以及所述绕线信息，采用时延最短原则对所述两端线网进行绕线，得到所述两端线网的绕线路径；

根据所述两端线网的绕线路径，计算所述两端线网对应的时延并存储。

8.如权利要求1-7任一项所述的时延评估方法，其特征在于，所述待评估线网以及所述待评估线网所连接单元对应的时延，包括以下至少一种：FPGA阵列引脚对应的时延、FPGA配置连接对应的时延、所述起始端点至最近INT阵列对应的时延、所述结束端点至最近INT阵列对应的时延以及所述绕线路径中转换开关对应的时延。

9.如权利要求1-7任一项所述的时延评估方法，其特征在于，所述路径表按以下至少一种条件归类所述绕线路径：长度、形状。

10.如权利要求1-7任一项所述的时延评估方法，其特征在于，将小于预设时延阈值的所述待评估线网对应的时延或小于预设时延阈值的所述待评估线网所连接单元对应的时延设为0。

11.如权利要求1-7任一项所述的时延评估方法，其特征在于，当所述绕线路径所经过的所述待评估线网所连接单元为非CLB类型的逻辑单元时，判定所述待评估线网对应的时延存在时延偏差，将所述待评估线网对应的时延增加预设修正值；所述预设修正值与所述逻辑单元的数量正相关。