[发明专利]一种形式验证中断言综合的可视化方法、存储介质和终端

说明书

本发明涉及一种形式验证中断言综合的可视化方法、存储介质和终端，方法包括如下步骤：步骤1：对断言进行从断言到非确定自动机的综合,并将所生成的非确定自动机转换为状态机图形予以显示；步骤2：对步骤1中的非确定自动机优化，并将优化的非确定自动机转换为状态机图形予以显示；步骤3：对优化后的非确定自动机进行确定化，生成确定自动机，并对生成的确定自动机转换为状态机图形予以显示；步骤4：对步骤3中的确定自动机进行优化，并将生成的确定自动机转换为状态机图形予以显示。本发明针对断言综合的每一步，包括非确定和确定，和优化前后等不同情况，对断言自动机进行可视化，以帮助用户生成、理解和对断言的纠错。

技术领域

本发明涉及一种形式验证中断言综合的可视化方法、存储介质和终端。

背景技术

形式验证是一种基于数理逻辑的功能验证方法，是对传统仿真验证的补充并在很多应用场景已经取代了仿真。除了和仿真一样需要用户提供被验证的设计之外，形式验证还要求用户提供用于描述设计输入环境和设计属性的断言。

断言语言(SystemVerilog Assertion)和通用的逻辑设计语言(Verilog或VHDL)不同，是基于声明的。在被用于形式验证之前断言首先必须被综合成为和逻辑设计同属于可执行语言的状态机(或称自动机)形式。此外断言作为约束和属性会经过不同的综合方法。断言本身还可以分为安全断言(safety)，活性断言(liveness),或二者的混合。

由于这些断言和逻辑设计语言的差异性，写出正确和准确的断言成为形式验证的应用中的一大障碍。有统计表明，断言的生成和纠错占了形式验证时间的三分之一。生成断言的辅助性工具将会大大缩短验证时间，降低验证门槛。

发明内容

本发明的目的在于克服现有技术的不足，提供一种形式验证中断言综合的可视化方法、存储介质和终端。

本发明的目的是通过以下技术方案来实现的：

本发明的第一方面，提供一种形式验证中断言综合的可视化方法，包括如下步骤：

步骤1：对断言进行从断言到非确定自动机的综合,并将所生成的非确定自动机转换为状态机图形予以显示；

步骤2：对步骤1中的非确定自动机优化，并将优化的非确定自动机转换为状态机图形予以显示；

步骤3：对优化后的非确定自动机进行确定化，生成确定自动机，并对生成的确定自动机转换为状态机图形予以显示；

步骤4：对步骤3中的确定自动机进行优化，并将生成的确定自动机转换为状态机图形予以显示。

进一步地，步骤2中的非确定自动机的优化，用于去掉步骤1的综合过程中产生多余或等价的状态。

进一步地，在步骤3中，所述对非确定自动机进行确定化，针对约束断言的非确定自动机和属性断言的非确定自动机进行不同的确定化。

进一步地，所述的属性断言在进行确定化时，通过在非确定自动机的初始状态增加一个由自由输入控制的指向自己的状态转化实现。

进一步地，所述的约束断言在进行确定化时，通过幂集操作构建过程实现。

进一步地，步骤4中的确定自动机的优化，用于避免或减轻幂集操作可能带来的状态爆炸。

进一步地，所述方法还包括位于步骤4之后的步骤：

步骤5：对步骤4中的进行优化的确定自动机提取活性条件，并将确定自动机转换为状态机图形予以显示。

进一步地，所述方法还包括位于步骤4之后的步骤：

步骤6：生成从步骤4中优化的确定自动机到非确定自动机的投影；在设计纠错过程中，利用所生成的投影对非确定自动机和波形图进行同步查询。