[发明专利]多位数据跨时钟域的处理方法及装置

说明书

本发明提供了一种多位数据跨时钟域的处理方法及装置；其中，该方法包括：获取由发送时钟域侧输出到接收时钟域侧的数据，其中，所述发送时钟域与所述接收时钟域是不同的时钟域；检测所述数据是否发生变化；在所述数据发生变化的情况下，对所述数据进行更新后输出；在所述数据未发生变化的情况下，保持原输出数据。通过本发明，解决了相关技术中跨时钟域传输的处理方式中发送时钟域和接收时钟域需要双向交互导致硬件开销大，传输延迟高的问题。

技术领域

本发明涉及计算机领域，具体而言，涉及一种多位数据跨时钟域的处理方法及装置。

背景技术

在现代电子系统中，数字集成电路系统的规模越来越大，包含的模块越来越多，支持的功能越来越复杂，功耗的要求也越来越高。因此，现在SoC(System on Chip，片上系统)通常包括多个时钟域，而时钟架构设计采用GALS形式，即全局异步(Global Asynchronous)处理和局部同步(Local Synchronous)处理。

GALS时钟架构具有很多优点，例如(1)在满足性能需求的前提下，各个模块可以分别运行在尽可能低的时钟频率下，动态功耗更小；(2)时钟实现相对容易，时钟树小，时序容易收敛，面积更小。

在GALS SoC中，不可避免会存在跨时钟域的数据传输。由于异步时钟之间的相位关系不确定，所以数据在由一个时钟域传输到另一个异步时钟域时，很容易出现寄存器的建立时间(setup time)或保持时间(hold time)不满足的情况，从而导致亚稳态(meta-stability)出现。亚稳态问题可能会导致传输数据被错误的采样，如果没有正确的处理，更严重的可能导致SoC系统出现错误状态，从而无法正常工作，并且难以被定位。

对于单bit位信号，在跨时钟域传输时，通常采用两级寄存器同步的方式，以有效降低亚稳态出现的概率。即使出现亚稳态，单bit位信号采用两级同步处理后，不会出现错误的数据采样，仅仅只是改变了数据传输的延时。

对于多bit位信号，在跨时钟域传输时，不能仅仅只采用两级寄存器同步的方式。因为多bit位信号之间存在数据相关性(data coherency)，即如果某一bit或多bit信号出现亚稳态时，则可能会采样到错误的中间数据，从而导致SoC系统出现错误状态。

相关技术中，多bit位信号跨时钟域传输的处理方式有以下三种：1)使能信号同步方式；2)握手(Handshaking)交互方式；3)异步FIFO方式。相关技术中的上述方式，均需要发送时钟域和接收时钟域的控制信号双向交互，实现复杂，硬件开销大，传输延迟高。

针对相关技术中的上述问题，目前尚未存在有效的技术方案。

发明内容

本发明实施例提供了一种多位数据跨时钟域的处理方法及装置，以至少解决相关技术中跨时钟域传输的处理方式中发送时钟域和接收时钟域需要双向交互导致硬件开销大，传输延迟高的问题。

根据本发明的一个实施例，提供了一种多位数据跨时钟域的处理方法，包括：获取由发送时钟域侧输出到接收时钟域侧的数据，其中，所述发送时钟域与所述接收时钟域是不同的时钟域；检测所述数据是否发生变化；在所述数据发生变化的情况下，对所述数据进行更新后输出；在所述数据未发生变化的情况下，保持原输出数据。

根据本发明的另一个实施例，提供了一种多位数据跨时钟域的处理装置，包括：获取模块，用于获取由发送时钟域侧输出到接收时钟域侧的数据，其中，所述发送时钟域与所述接收时钟域是不同的时钟域；检测模块，用于检测所述数据是否发生变化；处理模块，用于在检测到所述数据发生变化的情况下，对所述数据进行更新后输出；在检测到所述数据未发生变化的情况下，保持原输出数据。