[发明专利]具有静电放电保护的电子电路

说明书

一种半导体衬底包括具有上表面的掺杂区。掺杂区可以包括二极管的传导端子(诸如阴极)或晶体管的传导端子(诸如漏极)。在掺杂区处提供硅化物层。该硅化物层具有仅部分覆盖掺杂区的上表面的区域的区域。部分区域覆盖有助于调制集成电路器件的阈值电压和/或漏电流。

优先权声明

本申请要求于2018年6月29日提交的法国专利申请号1870781的优先权，其内容在法律允许的最大程度内通过引用整体并入本文。

技术领域

本公开总体涉及电子电路，更具体地涉及防止静电放电影响的保护电路。

背景技术

由于静电放电引起的问题随着电子电路中部件的尺寸的减小而愈加明显。防止静电放电影响的电子电路的保护是确保电子电路的可靠性和耐用性的重要问题。

因此，需要性能更好的静电放电保护电路。

发明内容

实施例克服了已知的防止静电放电影响的保护电路的全部或部分缺点。

实施例提供了一种器件，其包括硅化物层，该硅化物层部分覆盖掺杂区域。

根据实施例，该器件还包括MOS型晶体管。

根据实施例，该器件还包括二极管。

根据实施例，二极管的阴极和晶体管的漏极由第一N型掺杂区形成。

根据实施例，第一N型掺杂区的掺杂剂原子浓度在10¹⁷至10¹⁸原子/cm³的范围内。

根据实施例，掺杂区域至少包括部分地被硅化物层覆盖的第一N型掺杂区。

根据实施例，掺杂区域仅包括第一N型掺杂区。

根据实施例，二极管的阳极的一部分被控制电极覆盖。

根据实施例，硅化物层的厚度在10nm至20nm的范围内。

根据实施例，该器件形成在绝缘体上硅型结构的内部和顶部上。

根据实施例，该器件形成在超薄型绝缘体上硅结构的内部和顶部上。

根据实施例，掺杂区域被硅化物层的单个部分覆盖。

根据实施例，掺杂区域被硅化物层的至少一部分覆盖。

根据实施例，掺杂区域被硅化物层的多个部分规则地覆盖。

另一实施例提供了一种防止静电放电影响的保护电路，其包括先前所描述的器件。

附图说明

在下面结合附图对特定实施例的非限制性描述中对前述和其他特征和优点进行详细讨论，其中：

图1示出了防止静电放电影响的保护电路的电气图；

图2示出了图1的电路的实施例的横截面视图；

图3示出了图2的实施例的俯视图；

图4是示出了图1的电路的电流特性与电压特性的曲线图；

图5是示出了图1的电路的另一电流特性与电压特性的曲线图；

图6示出了图1的电路的另一实施例的俯视图；以及

图7示出了图1的电路的又一实施例的俯视图。

具体实施方式