[发明专利]半导体结构及其形成方法

说明书

一种方法包括将第一晶圆接合到第二晶圆。第一晶圆包括多个介电层、穿过多个介电层的金属管以及由金属管环绕的介电区。介电区具有多个台阶，多个台阶由金属管环绕的多个介电层的部分的侧壁和顶面形成。该方法还包括蚀刻第一晶圆以去除介电区并且留下由金属管环绕的开口，将开口延伸到第二晶圆中以露出第二晶圆中的金属焊盘，以及用导电材料填充开口，以在开口中形成导电插塞。本发明的实施例还涉及半导体结构及其形成方法。

技术领域

本发明的实施例涉及半导体结构及其形成方法。

背景技术

由于各种电子元件(例如，晶体管、二极管、电阻器、电容器等)的集成密度的不断提高，半导体工业经历了快速增长。在大多数情况下，集成密度的这种改进来自最小部件尺寸的反复减小(例如，将半导体工艺节点缩小到低于20nm的节点)，这允许将更多的组件集成到给定区域。随着近来对小型化、更高速度和更高带宽以及更低功耗和延迟的需求的增长，对半导体管芯的更小且更具创造性的封装技术的需求不断增长。

随着半导体技术的进一步发展，堆叠半导体器件已成为进一步减小半导体器件的物理尺寸的有效替代方案。在堆叠半导体器件中，在不同的半导体晶圆上制造诸如逻辑、存储器、处理器电路等的有源电路。两个或多个半导体晶圆可以安装在彼此的顶部上，以进一步减小半导体器件的形状因数。

可以通过合适的接合技术将两个半导体晶圆接合在一起。常用的接合技术包括直接接合、化学活化接合、等离子体活化接合、阳极接合、共晶接合、玻璃料接合、接合剂接合、热压接合、反应接合等。一旦两个半导体晶圆接合在一起，两个半导体晶圆之间的界面可以在堆叠的半导体晶圆之间提供导电路径。

堆叠半导体器件的有利特征是，通过采用堆叠半导体器件可以实现更高的密度。此外，堆叠半导体器件可以实现更小的形状因数、成本效益、改进的性能和更低的功耗。

发明内容

本发明的实施例提供了一种形成半导体结构的方法，包括：将第一晶圆接合到第二晶圆，其中，所述第一晶圆包括：多个介电层；金属管，穿过所述多个介电层；和介电区，由所述金属管环绕，其中，所述介电区具有多个台阶，并且所述多个台阶由所述金属管环绕的所述多个介电层的部分的侧壁和顶面形成；蚀刻所述第一晶圆以去除所述介电区并且留下由所述金属管环绕的开口；将所述开口延伸到所述第二晶圆中以露出所述第二晶圆中的金属焊盘；以及用导电材料填充所述开口，以在所述开口中形成导电插塞。

本发明的另一实施例提供了一种形成半导体结构的方法，包括：形成第一晶圆，包括：形成多个介电层；和形成穿过所述多个介电层的金属管，其中，所述多个介电层的部分由所述金属管环绕，形成介电区；形成第二晶圆，包括：形成金属焊盘；和在所述金属焊盘上方形成与所述金属焊盘接触的蚀刻停止层；将所述第一晶圆接合到所述第二晶圆，其中，所述金属管与所述金属焊盘重叠；蚀刻所述第一晶圆和所述第二晶圆以形成开口，其中，在所述蚀刻中去除所述介电区，并且所述蚀刻停止在所述蚀刻停止层的顶面上；蚀刻所述蚀刻停止层；以及在所述开口中形成导电插塞。

本发明的又一实施例提供了一种半导体结构，包括：第一管芯，包括：第一半导体衬底；多个介电层，位于所述第一半导体衬底下面；多个金属环，每个金属环位于所述多个介电层中的一个中，其中，所述多个金属环的内部横向尺寸彼此不同，并且其中，所述多个金属环堆叠以形成金属管；和第一表面介电层，位于所述多个金属环和所述多个介电层下面；第二管芯，包括：第二半导体衬底；金属焊盘，位于所述第二半导体衬底上方；第二表面介电层，位于所述金属焊盘上面，其中，所述第一表面介电层接合至所述第二表面介电层；以及导电插塞，穿过所述第一管芯以接触所述金属焊盘的顶面。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。

图1至图12示出了根据一些实施例的连接两个管芯的互连结构的形成中的中间阶段的截面图。