[发明专利]像素电路及其驱动方法、阵列基板、显示面板、显示装置

权利要求书

1.一种像素电路，包括：衬底基板、位于所述衬底基板上阵列分布的多个亚像素单元、多条扫描线和多条数据线，其特征在于，还包括位于相邻两列或相邻两行所述亚像素单元之间的n条信号线，n为大于1的正整数；

每一所述亚像素单元包括第一开关、第二开关和存储电容；

所述第一开关的第一端连接所述数据线，第二端连接所述第二开关的第一端，控制端连接所述扫描线，所述扫描线接收扫描信号，控制所述第一开关打开；

所述第二开关的第二端连接所述存储电容，控制端连接所述信号线，所述信号线接收控制信号，控制所述第二开关打开；其中：

每列所述亚像素单元中，相邻所述亚像素单元包括的所述第二开关的控制端连接不同的所述信号线；

每行所述亚像素单元中，所有所述亚像素单元包括的所述第二开关的控制端连接的所述信号线接收相同的所述控制信号；

在像素写入阶段，所述信号线被配置为使得所述第二开关打开的时间，与该第二开关所属亚像素单元包括的所述第一开关打开的时间部分重叠；

在防偏压阶段，所述信号线被配置为使得所述第二开关打开的时间，与该第二开关所属亚像素单元包括的所述第一开关打开的时间错开。

2.如权利要求1所述的像素电路，其特征在于，所述信号线与所述数据线平行设置，并与所述数据线同层设置。

3.如权利要求1所述的像素电路，其特征在于，所述n的值为2，相邻两列所述亚像素单元之间设置有第一信号线和第二信号线；

奇数行所述亚像素单元包括的所述第二开关的控制端连接所述第一信号线，偶数行所述亚像素单元包括的所述第二开关的控制端连接所述第二信号线；

在像素写入阶段，所述第一开关打开的时间为2H，所述第二开关开启的时间大于H小于2H，H为正数。

4.如权利要求1所述的像素电路，其特征在于，所述n的值为4，相邻两所述亚像素单元之间设置有第一信号线、第二信号线、第三信号线和第四信号线；

第m+1行所述亚像素单元包括的所述第二开关的控制端连接所述第一信号线；

第m+2行所述亚像素单元包括的所述第二开关的控制端连接所述第二信号线；

第m+3行所述亚像素单元包括的所述第二开关的控制端连接所述第三信号线；

第m+4行所述亚像素单元包括的所述第二开关的控制端连接所述第四信号线；其中：m为4的整数倍；

在像素写入阶段，所述第一开关打开的时间为4H，所述第二开关开启的时间大于3H小于4H，H为正数。

5.一种阵列基板，其特征在于，包括权利要求1-4任一项所述的像素电路。

6.一种显示面板，其特征在于，包括权利要求5所述的阵列基板。

7.如权利要求6所述的显示面板，其特征在于，所述显示面板为半透半反射显示面板，或为全反射显示面板。

8.一种显示装置，其特征在于，包括权利要求6或7所述的显示面板。

9.一种如权利要求1-4任一项所述的像素电路的驱动方法，其特征在于，包括：

为所述扫描线提供扫描信号，使得所述第一开关打开；

为所述信号线提供控制信号，使得所述第二开关开启，所述第二开关开启的时间与第二开关所属亚像素单元包括的所述第一开关打开的时间部分重叠。