[发明专利]增强半导体蚀刻能力的方法

权利要求书

1.一种用于增强半导体图案蚀刻能力的方法，包括：

在半导体核心结构上沉积掩模层，其中该核心结构包括半导体衬底以及位于该半导体衬底之上的待形成图案的半导体堆叠层，其中所述掩模层沉积在所述堆叠层之上；

通过离子注入将预定剂量的掺杂离子注入到所述掩模层内预定注入深度处以便钝化在蚀刻过程中在所述掩模层上形成的图案开孔的侧壁并提高垂直方向上的蚀刻选择性；

其中所述掩模层至少包括第一段与至少一个第二段，所述方法进一步包括：

在所述半导体核心结构上首先沉积所述掩模层的第一段；

在沉积所述第一段之后，通过离子注入将第一注入剂量的掺杂离子注入在所述第一段内第一注入深度处；

在经过掺杂的第一段之上继续沉积所述掩模层的所述至少一个第二段，以及

在所述至少一个第二段沉积完成后，通过离子注入将第二注入剂量的所述掺杂离子注入在所述至少一个第二段内的第二注入深度处。

2.如权利要求1的方法，其中，所述第一注入剂量与第二注入剂量不同，并且所述第一注入深度与第二注入深度不同。

3.如权利要求1或2的方法，进一步包括：

在所述掩模层之上形成用于防止驻波效应的介电抗反射涂层；

通过离子注入将第三注入剂量的掺杂离子注入所述介电抗反射涂层内第三深度处，其中所述第三注入剂量与第三深度被设定以使得在所述介电抗反射涂层内注入的掺杂离子可渗透进入所述掩模层。

4.如权利要求1的方法，其中，所述预定剂量和预定注入深度是基于所述堆叠层的高宽比确定的。

5.如权利要求1的方法，其中控制所述预定剂量以使得在包含所述掺杂离子的掩模层的部分区域内不会发生过硬化。

6.如权利要求1的方法，其中所述预定注入深度被设定为靠近所述掩模层与所述堆叠层的交界处，同时控制所述预定剂量以便所述掺杂离子不扩散到所述堆叠层。

7.如权利要求1或2的方法，其中所掺杂离子包括碳、硼、钨、氮或磷之一。

8.一种用于增强半导体图案蚀刻能力的方法，包括：

在半导体核心结构上沉积掩模层，其中该核心结构包括半导体衬底以及位于该半导体衬底之上的待形成图案的半导体堆叠层，其中所述掩模层沉积在所述堆叠层之上；

在所述掩模层之上沉积用于防止驻波效应的介电抗反射涂层；

通过离子注入将第一注入剂量的掺杂离子注入所述介电抗反射涂层内第一注入深度处，其中所述第一注入剂量与第一注入深度被设定以使得在所述介电抗反射涂层内注入的掺杂离子可渗透进入所述掩模层；

穿过所述介电抗反射涂层，通过离子注入将不同注入剂量的掺杂离子分别注入在所述掩模层内不同注入深度处，其中所述不同注入剂量和不同注入深度是基于所述堆叠层的高宽比确定的。

9.如权利要求8的方法，进一步包括：穿过所述介电抗反射涂层，通过离子注入将第二注入剂量的掺杂离子注入所述掩模层内第二注入深度处。

10.如权利要求9的方法，其中所述第二注入深度被设定为靠近所述掩模层与所述堆叠层的交界处，同时控制所述第二注入剂量以便所述掺杂离子不扩散到所述堆叠层。

11.如权利要求8-10之一的方法，其中所述离子包括碳、硼、钨、氮或磷之一。