[发明专利]调整时钟信号的时钟沿的方法及电路

说明书

一种调整时钟信号的时钟沿的方法，所述方法包括传输端发送第一组传输封包给接收端；执行检查操作以检查至少所述第一组传输封包是否正确地被接收；根据至少所述检查操作的结果以求得第一时间轴边界及求得第二时间轴边界；根据所述第一时间轴边界及所述第二时间轴边界求得时钟沿调整值；根据所述时钟沿调整值调整所述时钟沿。

技术领域

本发明涉及调整时钟信号的时钟沿的方法及电路，具体涉及求得时间轴边界从而据以求得时钟沿调整值，以调整所述时钟沿的方法及电路。

背景技术

当两个制程或操作速度不同的芯片透过引线键合(wire bond)连接，而形成系统级封装(SiP)时，两芯片之间有高速并行的数字交互界面。若根据信号的方向而将两芯片定义为传输端及接收端，则数字交互接口可位于传输端及接收端之间。透过数字交互接口传输的内容，可包括数据数据及时钟信号。由于制程、电压、温度(也就是PVT)或其他因素的影响，当时钟信号由传输端传送到接收端，再经过时钟树(clock tree)电路，接收端的数字电路组件所接收的时钟信号及理想的时钟信号之间，将有不预期的相位差，造成接收端的数字电路无法正确地采样及接收数据，从而无法正确地操作。

发明内容

实施例提供一种调整时钟信号的时钟沿的方法，所述方法包括传输端发送第一组传输封包给接收端；执行检查操作以检查至少所述第一组传输封包是否正确地被接收；根据至少所述检查操作的结果以求得第一时间轴边界及求得第二时间轴边界；根据所述第一时间轴边界及所述第二时间轴边界求得时钟沿调整值；及根据所述时钟沿调整值调整所述时钟沿。

实施例提供一种调整时钟信号的时钟沿的电路，所述电路包括逆变器，第一多路器，延迟单元，第二多路器，及控制单元。所述逆变器用以取反时钟信号以产生反向时钟信号，包括输入端用以接收所述时钟信号，及输出端。所述第一多路器，包括第一端用以接收所述时钟信号，第二端耦接于所述逆变器的所述输出端，选择端用以接收第一选择信号，及输出端用以根据所述第一选择信号输出所述时钟信号或所述反向时钟信号。所述延迟单元，包括输入端耦接于所述第一多路器的所述输出端，第一输出端用以输出第一延迟时钟信号，第二输出端用以输出第二延迟时钟信号，及第三输出端用以输出第三延迟时钟信号，其中所述第一延迟时钟信号是将触发器正确地接收数据所用的存储时钟信号延迟预定值而产生，所述第二延迟时钟信号是将所述第一延迟时钟信号再延迟半个所述预定值而产生，及所述第三延迟时钟信号是将所述第一延迟时钟信号少延迟半个所述预定值而产生。所述第二多路器，包括第一端耦接于所述第一多路器的所述输出端，第二端耦接于所述延迟单元的所述第一输出端，第三端耦接于所述延迟单元的所述第二输出端，第四端耦接于所述所述延迟单元的所述第三输出端，选择端用以接收第二选择信号，及输出端耦接于所述触发器的时钟端。所述控制单元，包括输入端用以接收激活信号，第一输出端耦接于所述第一多路器的所述选择端及用以输出所述第一选择信号，及第二输出端耦接于所述第二多路器的所述选择端及用以输出所述第二选择信号。

附图说明

图1为实施例中，传输端及接收端的电路示意图。

图2为图1的实施例的信号示意图。

图3为图2的信号经调整表示于时钟信号的一个周期的示意图。

图4为实施例中，用以调整时钟信号的时钟沿的方法的流程图。

图5为图4的实施例的细节流程图。

图6为图4的实施例的细节流程图。

图7到图10是不同实施例中，使用图4到图6的步骤，求得第一时间轴边界及第二时间轴边界的举例示意图。

图11是图1的实施例中，传输端及接收端之间发送封包的状态示意图。

图12为实施例中，可调整时钟信号的时钟沿的电路的示意图。

其中，附图标记说明如下：