[发明专利]基于ARM+FPGA+DSP架构的异步数据交互方法及系统

说明书

本发明公开了一种基于ARM+FPGA+DSP架构的异步数据交互方法及系统，该方法包括：当ARM需要传输数据给DSP时，ARM将需要传输的数据进行封装，并将封装后的数据帧写入FPGA内部双口RAM中，完成后发送写完成信号给FPGA；FPGA收到所述写完成信号后，将FPGA内部双口RAM中的数据帧发送到DSP；DSP接收所述数据帧。本发明可提升数据传输的可靠性和传输效率，降低数据传输的误码率，提升用户体验。

技术领域

本发明涉及控制系统领域，尤其涉及一种基于ARM+FPGA+DSP架构的异步数据交互方法及系统。

背景技术

目前普遍采用的控制系统应用架构为ARM+FPGA+DSP，在此系统架构中，ARM主要提供丰富的外设接口和存储资源，可以实现通过以太网口完成与上位机的实时通信；FPGA主要完成数据预处理和转换；DSP主要负责数字信号处理和计算。此系统架构增强了系统控制和计算的灵活性，有利于提升整个系统的安全可靠性，但是衡量一个系统的整体性能需要考虑三个器件之间的通信接口和通信协议，避免在数据通信上消耗过多资源。

针对上述系统架构，ARM的通信接口有FIFO、双口RAM、串行SPI、HPI等多种方式，DSP的通信接口有UPP、HPI、EMIF、串行SPI等多种方式，根据通信接口的不同，系统的通信方式有多种组合。考虑到整个系统的可拓展和灵活性，ARM与DSP之间一般采用双口RAM通信，有两种异步数据通信，第一种是通过物理双口RAM设备，ARM通过将通信数据写入到双口RAM设备，然后DSP通过查询方式进行数据接收，其通信流程如图1所示。该方式需要额外加入双口RAM芯片作为存储设备，在通信过程中需要DSP或者ARM设备对双口RAM进行轮询，根据是否有数据写入进行数据读取操作，通信效率低且通信延时无法确定。

第二种是通过配置FPGA内部寄存器作为双口RAM，把ARM和DSP的相关控制逻辑引入FPGA，实现数据在三个芯片间的传输，其通信流程如图2所示。该方式通过配置FPGA内部寄存器，将双口RAM在FPGA内部实现，其通信速率最大为5MB/s，ARM与FPGA、DSP与FPGA之间通过双口RAM通信需要占用16根数据线、16根地址线以及3根控制线，需要占用大量FPGA外部硬件资源，且ARM和DSP同时对双口RAM同一地址读、写操作时，存在写操作失败情况，导致通信效率低下。

针对工业领域，实时性要求非常高，在所有通信环节中，每个部分的通信延时如果可以确定，将有利于提升系统控制整体性能，上述问题带来的通信传输延时、通信效率低，都对整个系统的控制性能及设备运行的可靠性等有非常大的影响，导致产品的用户体验非常糟糕。

发明内容

本发明提供了一种基于ARM+FPGA+DSP架构的异步数据交互方法及系统，用以解决现有的ARM+FPGA+DSP控制系统应用架构的异步数据传输可靠性不高以及延时不确定的技术问题。

为解决上述技术问题，本发明提出的技术方案为：

一种基于ARM+FPGA+DSP架构的异步数据交互方法，包括以下步骤：

当ARM需要传输数据给DSP时，ARM将需要传输的数据进行封装，并将封装后的数据帧写入FPGA内部双口RAM中，完成后发送写完成信号给FPGA；

FPGA收到写完成信号后，将FPGA内部双口RAM中的数据帧发送到DSP；

DSP接收数据帧。

优选地，FPGA与DSP之间通过UPP接口连接，FPGA将FPGA内部双口RAM中的数据帧通过UPP接口发送到DSP；DSP通过UPP中断接收数据帧。

优选地，ARM将需要传输的数据进行封装，包括在数据帧的数据头中插入心跳信号；

DSP收到数据帧后获取数据头中的心跳信号并进行判断，如果心跳信号为DSP当前心跳的下一数值，则进行数据接收，否则退出中断。