[发明专利]一种基于指令推送的处理器系统和方法

说明书

本发明公开了一种基于指令推送的处理器系统和方法，具体涉及计算机系统领域，包括处理器、内存缓存和系统缓存；所述处理器与内存缓存和系统缓存之间通过前端总线依次连接；所述处理器通过PCI总线和南北桥芯片转接连接有指令缓存器，所述指令缓存器还通过PCI总线与内存缓存连接；所述指令缓存器缓存系统编译的控制指令和处理器支持的运行指令。本发明使得前端总线通过的数据和PCI总线通过的指令能够分开，具有单独的传输通道，在处理器进行指令推送的过程中，与处理的数据传输互不干扰，且PCI总线和高频闪存芯片的传输速度保证了指令执行速度，能够大幅度的降低访问延迟，使得访问的通道延迟减少，使得处理器的执行速度得到提升。

技术领域

本发明涉及计算机系统领域，更具体地说，本发明涉及一种基于指令推送的处理器系统和方法。

背景技术

存储程序计算机中的中央处理器产生地址送到存储器，从中读取指令或数据送回供中央处理器执行，执行的结果送回存储器中存储。随着技术的进步，存储器的容量增大，其存储器访问延迟增大，存储器访问的通道延迟也增大；而中央处理器的执行速度却增快，因此存储器访问延迟日益成为计算机性能提高的瓶颈。因此，存储程序计算机使用缓存器以掩盖存储器访问延迟以缓解此一瓶颈。但中央处理器用同样的方式向缓存取指令或数据。即中央处理器中的处理器产生地址送到缓存器，如地址与缓存器中存储的地址标签匹配，则缓存器将相应的信息直接送到处理器供执行，如此避免了访问存储器的延迟。随着技术的进步，缓存器的容量增大，其缓存器访问延迟增大，访问的通道延迟也增大；而处理器的执行速度却增快，因此缓存器访问延迟如今成为计算机性能提高的严重瓶颈。

上述处理器向存储器取信息(包括指令和数据)供执行的方式可被视为处理器向存储器拉取(Pull)信息。拉取信息需经历延迟通道两次，一次是处理器将地址送到存储器，一次是存储器将信息送到处理器。此外，为支持拉取信息的方式，所有存储程序计算机的处理器都有产生和记录指令地址的模块，其流水线结构中必然有取指令的流水线段。现代存储程序计算机取指令通常需要复数个流水线段，加深了流水线，加重了分支预测错误时的损失。

发明内容

为了克服现有技术的上述缺陷，本发明的实施例提供一种基于指令推送的处理器系统和方法，通过。

为实现上述目的，本发明提供如下技术方案：一种基于指令推送的处理器系统和方法，包括处理器、内存缓存和系统缓存；

所述处理器与内存缓存和系统缓存之间通过前端总线依次连接；

所述处理器通过PCI总线和南北桥芯片转接连接有指令缓存器，所述指令缓存器还通过PCI总线与内存缓存连接；

所述指令缓存器缓存系统编译的控制指令和处理器支持的运行指令，提取控制指令和运行指令并推送至处理器以供处理器执行。

在一个优选地实施方式中，所述处理器不产生指令地址；

所述指令缓存器在处理器接收运行指令时进行指令流水线处理；

所述系统中的指令来源包括两部分，具体为：处理器支持的、内置的运行指令和指令缓存器内的控制指令和处理器支持的运行指令；

其中，处理器内置的、支持的运行指令为处理器在X86架构下支持的、能够执行的基础指令，指令缓存器缓存的处理器支持的运行指令为系统在不同处理器类型、频率、应用场景和工作平台上，用户根据使用需求和工作程序，自行设置的运行指令，为简单的系统指令和程序逻辑运算指令。

在一个优选地实施方式中，所述指令缓存器缓存的运行指令支持间接分支，在执行指令时，值在寄存器内，地址将跃升至未知地址，直到指令执行。

在一个优选地实施方式中，所述系统缓存存储系统中所有软件的运行数据和基准数据；

所述内存缓存在软件运行时，对软件运行产生的临时数据和缓存数据进行缓存，同时接受指令缓存器的控制指令和运行指令的调控；