[发明专利]一种处理器、介质和处理器的操作方法

权利要求书

1.一种处理器，包括执行单元、存储器，以及包括多个寄存器的一个或多个寄存器文件，所述执行单元配置为执行来自定义机器代码指令类型的指令集的指令的实例，每个由操作码和零个或更多个操作数组成；其中：

所述执行单元包括加载-存储单元，并且所述指令集中定义的指令类型包括具有操作数的加载-存储指令，所述操作数在所述一个或多个寄存器文件中的至少一个中的寄存器之中指定两个加载操作中的每一个的相应目的地、存储操作的相应源，以及布置为保持三个存储器地址的地址寄存器对，所述三个存储器地址是所述两个加载操作中的每一个的相应加载地址和存储操作的相应存储地址；

所述加载-存储指令还包括三个立即步长操作数，每个对于一个存储地址和所述两个加载地址中的每一个指定相应步长值，其中每个立即步长操作数的至少一些可能值通过指定所述一个或多个寄存器文件其中一个中的步长寄存器内的多个字段之一来指定所述相应步长值，每个字段保持不同的步长值；和

所述加载-存储单元配置为响应于加载-存储指令的操作码，将来自存储器的相应数据部分从所述两个加载地址中的每一个加载至相应加载操作的相应目的地中，将来自所述存储操作的相应源的相应数据部分存储在所述存储器中的存储地址中，以及跟随加载操作和存储操作中的每一个之后以相应步长值递增相应地址。

2.如权利要求1所述的处理器，其中所述加载-存储指令还包括步长寄存器操作数，所述步长寄存器操作数用于在所述一个或多个寄存器文件其中一个中的多个寄存器之中指定步长寄存器。

3.如权利要求1或2所述的处理器，其中所述步长操作数的一个可能值指定一个单位的步长值，而所述步长操作数的多个其他可能值指定步长寄存器中的不同字段。

4.如权利要求1或2所述的处理器，包括从寄存器文件或地址寄存器和步长寄存器的文件到加载-存储单元的三个端口，所述加载-存储单元配置为对于地址寄存器对中的每一个地址寄存器使用相应一个端口，并使用其中一个端口来访问步长寄存器。

5.如权利要求4所述的处理器，其中所述三个端口中的每一个的位宽相等于它们被用于访问的相应地址寄存器或步长寄存器的位宽。

6.如权利要求1或2所述的处理器，其中地址寄存器对中的每一个地址寄存器为32位宽，并且加载地址和存储地址中的每一个为21位宽。

7.如权利要求1或2所述的处理器，其中：

所述指令集中定义的指令类型还包括采用操作数的算术指令，所述操作数在所述一个或多个寄存器文件中的至少一个中的寄存器之中指定从其接收第一输入和第二输入的源和向其输出结果的目的地；和

所述处理器被编程为运行包括一系列的指令的程序，所述一系列的指令包括加载-存储指令的实例和算术指令的实例，其中至少一些加载-存储指令的源设置为至少一些算术指令的目的地，并且至少一些加载-存储指令的目的地设置为至少一些算术指令的源。

8.如权利要求7所述的处理器，其中：

所述一系列包括一系列的指令对，每个指令对由加载-存储指令的实例和算术指令的相应实例组成；和

在每个指令对中，所述加载-存储指令的源设置为来自先前一个指令对的算术指令的目的地，并且加载-存储指令的目的地设置为当前或后续一个所述指令对中的算术指令的源。

9.如权利要求8所述的处理器，其中每个输入和结果包括至少一个浮点值，所述执行单元包括浮点算术单元，所述浮点算术单元配置为响应于算术指令的操作码执行所述算术操作。

10.如权利要求8所述的处理器，其中所述算术指令是向量点积指令、累加向量点积指令、矩阵积指令、累加矩阵积指令或卷积指令。