[发明专利]单固定型故障基于可测试性影响锥的测试精简方法及系统

说明书

本发明提供一种单固定型故障基于可测试性影响锥的测试精简方法及系统，从单固定型故障点集合中获取目标故障点f的ST故障集合，包括：获取所述单固定型故障点集合中故障点的影响锥；从单固定型故障点集合中提取故障点f1；若故障点f1与目标故障点f的可测试性影响锥不交叉时，ST←ST∪{f1}；遍历单固定型故障点集合中故障点，构成ST故障集合；获取待测电路的单固定型故障的测试集合，对测试集合进行动态和静态测试精简。本发明通过对电路结构分析和故障点可测试影响锥计算为基础，设计的故障模型测试向量精简方法，减少了向量生成时间，从而降低测试数据容量及测试时间，提高了单固定型数字集成电路测试效率。

技术领域

本发明电子集成电路技术领域，尤其涉及一种单固定型故障基于可测试性影响锥的测试精简方法及系统。

背景技术

数字集成电路测试的目的是为了排除存在制造缺陷的芯片，提高数字集成电路测试的故障覆盖率以及提高集成电路的测试精度和提高集成电路的测试效率，是芯片开发过程中至关重要的环节，同时也是确保芯片品质和市场竞争力的有力保证。

目前，在集成数字测试领域，主要有两种故障类型：单固定型故障和转换延迟故障，由于单固定型故障可以覆盖数字CMOS电路的70％以上的故障，从而，在目前集成电路芯片测试中，单固定型故障测试为首先必须考虑的故障类型。对单固定型故障测试进行测试精简是减少测试向量集合，从而提高集成电路检测效率的有效途径。测试精简可以分为动态测试精简以及静态测试精简，其中，动态测试精简是指在测试码产生过程中尽量将不同故障测试合并成一个相同测试的过程。静态测试精简是测试码产生过程完成后，将测试集合中多余的测试码进行删除的过程。

由于，动态测试精简及静态测试精简都是十分耗时的过程，必须求得一种均衡的动态及静态测试精简策略，实现对CPU时间开销,测试数据容量等较好的平衡。Hamzaoglu及Patel等人提出的静态测试精简策略，虽然产生的测试集合很小，但是需要占用大量CPU时间。

发明内容

本发明实施例提供一种单固定型故障基于可测试性影响锥的测试精简方法及系统，用以解决现有技术中在数字集成电路检测过程中测试向量数及测试数据繁庸，占用CPU时间长的不足。

一方面，本发明实施例提供一种单固定型故障基于可测试性影响锥的测试精简方法，包括：首先，从单固定型故障点集合中获取目标故障点f的ST故障集合，包括：

步骤S1.1，获取所述单固定型故障点集合中所有故障点的影响锥；

步骤S1.2，从单固定型故障点集合中获取目标故障点f的ST故障集合，并设置所述ST故障集合的大小为指定数目，ST←Ф，Ф表示空集，ST←Ф表示ST集合初始被赋为空集；

步骤S1.3，从所述单固定型故障点集合中提取故障点f₁，所述故障点f₁与所述目标故障点f的影响锥具有最小重合度；

步骤S1.4，若所述故障点f₁与所述目标故障点f的可测试性影响锥不交叉时，ST←ST∪{f₁}；

步骤S1.5，重复S1.3-S1.4，遍历所述单固定型故障点集合中所有故障点，直至获取到所述指定数目的故障点，构成所述ST故障集合；生成所述目标故障点f的测试向量并在所述f测试向量的约束下获取所述ST故障集合中故障的测试向量集合；

步骤S1.6，若故障集合非空，重复执行步骤S1.2-S1.5,直至完成动态测试精简；

步骤S1.7，对经过动态精简的所述测试向量集合，进行静态测试精简，获取精简后的最终测试向量集合；