[发明专利]堆叠式基于薄膜晶体管的嵌入式动态随机存取存储器

说明书

本文描述的是使用TFT作为选择器晶体管的嵌入式动态随机存取存储器(eDRAM)单元的阵列。在将至少一些选择器晶体管实施为TFT时，可以在衬底上方的不同层中提供不同eDRAM单元，从而实现堆叠架构。示例性堆叠式基于TFT的eDRAM包括提供于衬底之上的第一层中的一个或多个存储器单元以及提供于所述第一层之上的第二层中的一个或多个存储器单元，其中，至少所述第二层中的存储器单元、但优选所述第一层和所述第二层两者中的存储器单元使用TFT作为选择器晶体管。堆叠式基于TFT的eDRAM允许增大具有给定占有面积的存储器阵列中的存储器单元的密度，或者相反，减小具有给定存储器单元密度的存储器阵列的占有面积。

背景技术

嵌入式存储器对于现代片上系统(SoC)技术的性能而言是重要的。静态随机存取存储器(SRAM)是嵌入式存储器的一个示例，由于其与用于制造计算逻辑的制造工艺(例如前端制程(FEOL)工艺)兼容性，尤其适于现代SoC。不过，对于一些需要大的管芯上高速缓存(例如用于处理存储器带宽的几十兆字节(MB))的应用而言，基于SRAM的高速缓存的面积和待机功率可能对SoC设计提出很大挑战。已经引入了替代的更高密度的嵌入式存储器技术，例如动态随机存取存储器(DRAM)，并且尤其是嵌入式DRAM(eDRAM)，以解决大型基于SRAM的高速缓存的密度和待机功率的限制。

附图说明

通过结合附图的以下具体实施方式，将容易理解实施例。为了方便该描述，类似的附图标记指示类似的结构元件。在附图的图中通过示例而非限制的方式示出了实施例。

图1提供了根据本公开的一些实施例的示例性集成电路(IC)器件的截面图的示意性图示。

图2A-2B分别是根据本公开的一些实施例的基于薄膜晶体管(TFT)的嵌入式DRAM(eDRAM)中的示例性选择器TFT的截面图和平面图。

图3A-3B是根据本公开的一些实施例的图2A-2B的TFT-eDRAM存储器单元中的选择器TFT的示例性结构的截面图。

图4是根据本公开的一些实施例的具有共享字线的堆叠式基于TFT的eDRAM存储器阵列的示例性配置的示意性平面图。

图5是根据本公开的一些实施例的具有共享位线的堆叠式基于TFT的eDRAM存储器阵列的示例性配置的示意性平面图。

图6A-6B是根据本公开的一些实施例的实施具有共享字线的堆叠式基于TFT的eDRAM存储器阵列的示例性IC器件的不同截面(y-z和x-z)图。

图7示出了根据本公开的一些实施例的形成堆叠式基于TFT的eDRAM存储器阵列的示例性方法。

图8A-8B是包括根据本文公开的实施例中的任何实施例的一个或多个堆叠式基于TFT的eDRAM存储器阵列的晶片和管芯的顶视图。

图9是可以包括根据本文公开的实施例中的任何实施例的一个或多个堆叠式基于TFT的eDRAM存储器阵列的IC器件的截面侧视图。

图10是可以包括根据本文公开的实施例中的任何实施例的一个或多个堆叠式基于TFT的eDRAM存储器阵列的IC封装的截面侧视图。

图11是可以包括根据本文公开的实施例中的任何实施例的一个或多个堆叠式基于TFT的eDRAM存储器阵列的IC器件组件的截面侧视图。

图12是可以包括根据本文公开的实施例中的任何实施例的一个或多个堆叠式基于TFT的eDRAM存储器阵列的示例性计算装置的框图。

具体实施方式

概述