[发明专利]磁阻随机存取存储器件及其制造方法在审
申请号: | 201910540101.0 | 申请日: | 2019-06-20 |
公开(公告)号: | CN110931632A | 公开(公告)日: | 2020-03-27 |
发明(设计)人: | 金禹珍;韩慎熙 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L43/08 | 分类号: | H01L43/08;H01L43/12 |
代理公司: | 中科专利商标代理有限责任公司 11021 | 代理人: | 倪斌 |
地址: | 韩国*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 磁阻 随机存取存储器 及其 制造 方法 | ||
提供了一种磁阻随机存取存储(MRAM)器件及其制造方法。根据实施例,MRAM器件可以包括:在包括单元区域和外围区域的衬底上的第一层间绝缘层、延伸穿过单元区域的第一层间绝缘层的下电极接触部、在每个下电极接触部上的第一结构以及在单元区域和外围区域中覆盖第一层间绝缘层和第一结构的表面的覆盖层,所述第一结构包括顺序堆叠的下电极、磁隧道结结构和上电极,其中外围区域中第一层间绝缘层上的覆盖层的上表面高于单元区域中第一结构之间的第一层间绝缘层上的覆盖层的上表面。
相关申请的交叉引用
于2018年9月20日在韩国知识产权局(KIPO)提交的题为“磁阻随机存取存储器件”的韩国专利申请No.10-2018-0113258通过引用整体并入本文。
技术领域
示例实施例涉及半导体器件。更具体地,示例实施例涉及磁阻随机存取存储(MRAM)器件。
背景技术
在制造MRAM器件时,可以蚀刻磁隧道结(MTJ)层以在单元区域中形成MTJ结构。然而,由于蚀刻工艺,可能出现单元区域与外围区域之间的差异。
发明内容
根据示例实施例,提供了一种MRAM器件。该MRAM器件可以包括第一层间绝缘层、下电极接触部、第一结构和覆盖层。第一层间绝缘层可以形成在包括单元区域和外围区域的衬底上。下电极接触部可以延伸穿过单元区域的第一层间绝缘层。第一结构可以在每个下电极接触部上。第一结构可以包括顺序堆叠的下电极、磁隧道结结构和上电极。覆盖层可以覆盖单元区域和外围区域中的第一层间绝缘层和第一结构的表面。外围区域中第一层间绝缘层上的覆盖层的上表面可以高于单元区域中第一结构之间的第一层间绝缘层上的覆盖层的上表面。
根据示例实施例,提供了一种MRAM器件。该MRAM器件可以包括第一层间绝缘层、下电极接触部和第一结构。第一层间绝缘层可以形成在包括单元区域和外围区域的衬底上。下电极接触部可以延伸穿过单元区域的第一层间绝缘层。第一结构可以在每个下电极接触部上。第一结构可以包括顺序堆叠的下电极、磁隧道结结构和上电极。外围区域中第一层间绝缘层的上表面可以高于单元区域中第一结构之间的第一层间绝缘层的上表面。
根据示例实施例,提供了一种MRAM器件。该MRAM器件可以包括第一层间绝缘层、下电极接触部、第一结构和覆盖层。第一层间绝缘层可以形成在包括单元区域和外围区域的衬底上。下电极接触部可以延伸穿过单元区域的第一层间绝缘层。第一结构可以在每个下电极接触部上。第一结构包括顺序堆叠的下电极、磁隧道结结构和上电极。覆盖层可以覆盖单元区域和外围区域中的第一层间绝缘层和第一结构的表面。覆盖层可以具有均匀的厚度。单元区域中第一结构之间的第一层间绝缘层的上表面可以低于外围区域中第一层间绝缘层的上表面。
附图说明
通过参考附图详细描述示例性实施例,特征对于本领域技术人员将变得清楚,附图中:
图1示出了根据示例实施例的MRAM器件的横截面图;
图2至图13示出了根据示例实施例的制造MRAM器件的方法中的一些阶段的横截面图;
图14至图24示出了根据示例实施例的制造MRAM器件的方法中的一些阶段的横截面图;
图25示出了根据示例实施例的制造MRAM器件的方法中的一些阶段的横截面图;
图26示出了根据示例实施例的制造MRAM器件的方法中的一些阶段的横截面图;
图27示出了根据示例实施例的MRAM器件的横截面图;以及
图28至图30示出了根据示例实施例的制造MRAM器件的方法中的一些阶段的横截面图。
具体实施方式
图1是示出根据示例实施例的MRAM器件的横截面图。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910540101.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种自动化带清洗荠菜速冻加工生产线
- 下一篇:硅胶衣片制作及缝合方法