[发明专利]非易失性存储装置、微型计算机和电子设备

权利要求书

1.一种非易失性存储装置，其特征在于，其包含：

第1存储器单元阵列，其配置有能够以电气方式进行数据的写入和擦除的非易失性的多个存储器单元；

第1驱动器电路，其对所述第1存储器单元阵列的字线和源极线进行驱动；以及

第1读写电路，其与所述第1存储器单元阵列的位线连接，对所述第1存储器单元阵列进行数据的写入和读出；

第2存储器单元阵列，其配置有能够以电气方式进行数据的写入和擦除并与所述第1存储器单元阵列的所述多个存储器单元相同构造的非易失性的多个存储器单元；

第2驱动器电路，其对所述第2存储器单元阵列的字线和源极线进行驱动；以及

第2读写电路，其与所述第2存储器单元阵列的位线连接，对所述第2存储器单元阵列进行数据的写入和读出，

所述第1驱动器电路对所述第1存储器单元阵列进行字节单位的擦除动作，

所述第2驱动器电路对所述第2存储器单元阵列进行比所述字节单位大的块单位的擦除动作。

2.根据权利要求1所述的非易失性存储装置，其特征在于，

所述第1驱动器电路在所述字节单位的擦除动作时，对与对应于所述字节单位的位线组连接的存储器单元组的源极线供给擦除电压，

所述第2驱动器电路在所述块单位的擦除动作时，对与对应于所述块单位的位线组连接的存储器单元组的源极线供给所述擦除电压。

3.根据权利要求1或2所述的非易失性存储装置，其特征在于，

所述第1存储器单元阵列包含：

第1存储器单元组，其存储1个字节的第1数据；以及

第2存储器单元组，其存储1个字节的第2数据，

所述第1驱动器电路对所述第1存储器单元组进行所述字节单位的擦除动作，在该擦除动作之后，所述第1读写电路将所述第1数据写入所述第1存储器单元组中，

所述第1驱动器电路对所述第2存储器单元组进行所述字节单位的擦除动作，在该擦除动作之后，所述第1读写电路将所述第2数据写入所述第2存储器单元组中。

4.根据权利要求3所述的非易失性存储装置，其特征在于，

所述第1存储器单元组将彼此互补的互补数据作为所述第1数据的各个位的数据存储，

所述第2存储器单元组将彼此互补的互补数据作为所述第2数据的各个位的数据存储。

5.根据权利要求3或4所述的非易失性存储装置，其特征在于，

所述非易失性存储装置包含纠错电路，

所述第1存储器单元组存储所述第1数据和所述第1数据的第1纠错码，

所述第2存储器单元组存储所述第2数据和所述第2数据的第2纠错码，

所述纠错电路根据所述第1纠错码对从所述第1存储器单元组读出的所述第1数据进行纠错，根据所述第2纠错码对从所述第2存储器单元组读出的所述第2数据进行纠错。

6.根据权利要求3至5中的任意一项所述的非易失性存储装置，其特征在于，

所述第1驱动器电路包含：

第1开关元件，其一端被供给擦除电压，并向所述第1存储器单元组的第1源极线供给所述擦除电压；以及

第2开关元件，其一端被供给所述擦除电压，并向所述第2存储器单元组的第2源极线供给所述擦除电压。

7.根据权利要求6所述的非易失性存储装置，其特征在于，

所述第1驱动器电路包含：

第3开关元件，其一端与所述第1开关元件的另一端连接，另一端与所述第1源极线连接，在第1字线选择信号为有效时，该第3开关元件接通；以及

第4开关元件，其一端与所述第2开关元件的另一端连接，另一端与所述第2源极线连接，在所述第1字线选择信号为有效时，该第4开关元件接通。

8.根据权利要求1至7中的任意一项所述的非易失性存储装置，其特征在于，

所述非易失性存储装置包含升压电路，该升压电路进行升压动作，生成擦除和改写用的电压，

所述升压电路向所述第1驱动器电路和所述第2驱动器电路供给所述擦除和改写用的电压。