[发明专利]半导体结构与连线结构的制作方法

说明书

本发明公开了一种半导体结构与连线结构的制作方法，该半导体结构包含半导体装置、设置于半导体装置上的第一金属化层、设置于第一金属化层上的第二金属化层，以及设置于第一金属化层与第二金属化层之间的第三介电层。第一金属化层包含第一介电层与设置在第一介电层中的第一金属层，其中第一金属层具有第一厚度，第一金属层包含铜。第三介电层具有第二厚度，第三介电层的第二厚度与第一金属层的第一厚度的比值介于约3与约20之间。

技术领域

本发明是关于一种半导体结构及其连线结构的制作方法。

背景技术

半导体集成电路(integrated circuit，IC)工业在过去数十年内历经了快速的成长。受惠于集成电路材料和设计的进步，集成电路一代比一代具有体积更小且元件分布更密集的进步。这些材料及设计的进步可使得相关的工艺也随之进步。当最小元件的尺寸降低时，许多挑战会出现。举例来说，导线与介电材料的内连接结构可利于连接晶体管及其他元件，故此内连接结构在集成电路性能的提升上扮演重要的角色。

发明内容

本发明的一实施方式提供了一种半导体结构，包含半导体装置、设置于半导体装置上的第一金属化层、设置于第一金属化层上的第二金属化层，以及设置于第一金属化层与第二金属化层之间的第三介电层。第一金属化层包含第一介电层与设置在第一介电层中的第一金属层，其中第一金属层具有第一厚度，第一金属层包含铜。第三介电层具有第二厚度，第三介电层的第二厚度与第一金属层的第一厚度的比值介于约3与约20之间。

在一实施例中，第二金属化层包含第二介电层与设置在第二介电层中的第二金属层，其中第二金属层的材料不同于第一金属层的材料。

在一实施例中，第一金属层包含多个第一金属线，第二金属层包含多个第二金属线，且第一金属线的延伸方向正交于第二金属线的延伸方向。

在一实施例中，第一金属线为位线。

在一实施例中，半导体装置为垂直式存储器元件。

本发明的另一实施方式提供了一种半导体结构，包含半导体装置、设置于半导体装置上的第一介电层、设置于第一介电层中的第一金属层，以及，设置于半导体装置上的第二介电层。第一金属层具有第一厚度，第一厚度的范围为约至约第一金属层包含铜。第二介电层与第一金属层的上表面接触，其中第二介电层具有第二厚度，第二厚度的范围为约至约

在一实施例中，第一金属层包含多个第一金属线，半导体结构包含多个第二金属线，且第一金属线的宽度小于第二金属线的宽度。

本发明的又一实施方式为一种制作连线结构的方法，包含在半导体装置上形成第一金属化层，第一金属化层包含第一介电层与第一金属层，第一金属层包含铜。接着形成第二介电层于第一介电层与第一金属层上，其中第二介电层的厚度与第一金属层的厚度的比值介于约为3至约为20之间。然后在第二介电层中形成通孔，以暴露第一金属层。

在一实施例中，通孔是通过等离子体刻蚀工艺所形成。

在一实施例中，第一金属层的厚度的范围为约至约第二介电层的厚度的范围为约至约

本发明通过调格铜材料层与其上的介电材料的厚度及/或厚度之间的比例，使得在经过通孔形成的工艺后，介电材料与铜材料层之间的应力仍维持平衡而避免铜迁移的现象产生。

附图说明

为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，所附附图详细说明如下：

图1为根据本发明的实施例的半导体结构的立体视图。

图2A为沿图1中的线段A-A的剖面图。

图2B为沿图1中的线段B-B的剖面图。

图2C为沿图1中的线段C-C的剖面图。