[发明专利]移位寄存器单元及其驱动方法以及栅极驱动电路

权利要求书

1.一种移位寄存器单元，包括：

调整电路，连接在所述移位寄存器单元的输入信号端和输入节点之间，并且被配置为在所述输入信号端的电位的控制下将所述输入信号端与所述输入节点连接或断开；

输入电路，连接至所述输入信号端、所述输入节点和所述移位寄存器单元的上拉节点，并且被配置为在所述输入信号端的电位的控制下将所述输入节点的电位提供至所述上拉节点；

输出电路，连接至所述上拉节点以及所述移位寄存器单元的时钟信号端和输出信号端，并且被配置为从所述时钟信号端接收时钟信号并在所述上拉节点的电位的控制下基于所接收的时钟信号向所述输出信号端提供输出信号；以及

控制电路，连接至所述上拉节点和所述输出信号端，并且被配置为在所述上拉节点的电位的控制下控制所述输出信号端的电位；

其中，所述调整电路包括：第一晶体管，所述第一晶体管的栅极和第一极连接至所述输入信号端，所述第一晶体管的第二极连接至所述输入节点。

2.根据权利要求1所述的移位寄存器单元，其中，所述输入电路包括第二晶体管和第三晶体管，所述第二晶体管的栅极和所述第三晶体管的栅极连接至所述输入信号端，所述第二晶体管的第一极连接至所述输入节点，所述第二晶体管的第二极和所述第三晶体管的第一极相连，所述第三晶体管的第二极连接至所述上拉节点。

3.根据权利要求2所述的移位寄存器单元，还包括：稳压电路，连接至第一电源信号端、所述上拉节点和稳压节点，并且被配置为在所述上拉节点的电位的控制下将所述第一电源信号端的电位提供至所述稳压节点，所述稳压节点与所述第二晶体管的第二极和所述第三晶体管的第一极相连。

4.根据权利要求3所述的移位寄存器单元，其中，所述稳压电路包括：第四晶体管，所述第四晶体管的栅极连接至所述上拉节点，所述第四晶体管的第一极连接至所述第一电源信号端，所述第四晶体管的第二极连接至所述稳压节点。

5.根据权利要求1所述的移位寄存器单元，还包括：感测电路，连接至第一控制信号端、第二控制信号端、所述输入信号端和所述上拉节点，并且被配置为在所述第一控制信号端和所述输入信号端的电位的控制下存储电压，以及利用所存储的电压将所述第二控制信号端的电位输入至所述上拉节点。

6.根据权利要求5所述的移位寄存器单元，其中，所述感测电路包括第五晶体管、第六晶体管、第七晶体管和电容，其中，

所述第五晶体管的栅极连接至所述第一控制信号端，所述第五晶体管的第一极连接至所述输入信号端，所述第五晶体管的第二极连接至所述第六晶体管的栅极；

所述第六晶体管的栅极连接至所述第五晶体管的第二极，所述第六晶体管的第一极连接至所述第二控制信号端，所述第六晶体管的第二极连接至所述第七晶体管的第一极；

所述第七晶体管的栅极连接至所述第二控制信号端，所述第七晶体管的第一极连接至所述第六晶体管的第二极，所述第七晶体管的第二极连接至所述上拉节点；并且

所述电容的第一极连接至所述第六晶体管的栅极，所述电容的第二极连接至所述第六晶体管的第二极。

7.根据权利要求6所述的移位寄存器单元，其中，所述感测电路还包括第八晶体管和第九晶体管，其中，

第八晶体管，所述第五晶体管的第二极经由所述第八晶体管连接至所述第六晶体管的栅极，其中所述第八晶体管的栅极连接至所述第一控制信号端，所述第八晶体管的第一极连接至所述第五晶体管的第二极，所述第八晶体管的第二极连接至所述第六晶体管的栅极；以及

第九晶体管，所述第九晶体管的栅极连接至所述第六晶体管的栅极，所述第九晶体管的第一极连接至第一电源信号端，所述第九晶体管的第二极连接至所述第五晶体管的第二极。

8.一种栅极驱动电路，包括N级级联的移位寄存器单元，所述移位寄存器单元包括如权利要求1至7中任一项权利要求所述的移位寄存器单元，其中N为大于1的整数。

9.一种根据权利要求1至7中任一项权利要求所述的移位寄存器单元的驱动方法，包括：

在第一时段，向输入信号端施加第一电平的输入信号，调整电路将输入信号端与输入节点连接以将第一电平的输入信号提供至所述输入节点，输入电路将所述输入节点处第一电平的输入信号提供至上拉节点；

在第二时段，所述输入信号为第二电平，调整电路将所述输入信号端与所述输入节点断开，所述上拉节点的电位使输出电路将时钟信号端的时钟信号提供至输出信号端；

在第三时段，向所述移位寄存器单元的复位信号端施加第一电平的复位信号以将所述上拉节点复位，所述上拉节点的电位使控制电路将所述输出信号端下拉至第二电平。