[发明专利]基于FPGA的数字音频信号解码器及解码方法在审
| 申请号: | 201910530959.9 | 申请日: | 2019-06-19 |
| 公开(公告)号: | CN112116915A | 公开(公告)日: | 2020-12-22 |
| 发明(设计)人: | 常锋;张延迟 | 申请(专利权)人: | 北京中版超级立体信息科技有限公司 |
| 主分类号: | G10L19/008 | 分类号: | G10L19/008;G10L19/16 |
| 代理公司: | 北京瑞盟知识产权代理有限公司 11300 | 代理人: | 刘昕 |
| 地址: | 102308 北京市门头沟区石龙*** | 国省代码: | 北京;11 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基于 fpga 数字音频 信号 解码器 解码 方法 | ||
1.一种基于FPGA的数字音频信号解码器,其特征在于,包括:
网络输入单元,其用于接收网络音频信号,将网络音频信号解析转换成便于FPGA处理的信号;
音频解析单元,其将所述网络输入单元输入的网络音频信号解析出多轨音频;
音频选择单元,其对所述解析出的多轨音频进行选择,并将选择的音频信号输出;
时钟恢复单元,其从选择输出的音频信号的网络数据流中恢复出稳定的音频时钟;
模拟输出单元,其将所述时钟恢复单元输出的音频信号转换为模拟音频信号输出给后级设备。
2.根据权利要求1所述的基于FPGA的数字音频信号解码器,其特征在于,
所述网络输入单元包括外部网口和与所述外部网口连接的物理接口收发器,所述物理接口收发器连接至FPGA内部的以太网媒体接入控制器,所述以太网媒体接入控制器与IP收发模块连接;
网络音频信号通过外部网口输入到物理接口收发器,所述物理接口收发器将网络音频信号解析转换为FPGA处理的信号后传送给所述FPGA内部的以太网媒体接入控制器。
3.根据权利要求2所述的基于FPGA的数字音频信号解码器,其特征在于,
所述以太网媒体接入控制器将接收的网络音频信号解析成适合用户处理的数据流,并将其传输给所述IP收发模块;或者将用户侧的数据流,转换成适合所述物理接口收发器处理的数据流,并将其传输给所述物理接口收发器。
4.根据权利要求3所述的基于FPGA的数字音频信号解码器,其特征在于,所述IP收发模块对接收的数据流进行解析,提取数据流的网络数据包的头部信息,保留网络数据包的长度信息和负载部分。
5.根据权利要求4所述的基于FPGA的数字音频信号解码器,其特征在于,
还包括版权保护单元,其将加密的网络数据包负载部分进行解密,还原出原始的音频数据流。
6.根据权利要求1-5任一项所述的基于FPGA的数字音频信号解码器,其特征在于,
所述时钟恢复单元根据网络时钟的抖动情况,对音频时钟进行算法处理,恢复稳定的音频时钟。
7.根据权利要求2-5任一项所述的基于FPGA的数字音频信号解码器,其特征在于,所述外部网口为RJ45网口,其自带变压器,将网络音频信号电平转换为适合所述物理接口收发器处理的电平。
8.根据权利要求7所述的基于FPGA的数字音频信号解码器,其特征在于,
所述物理接口收发器为PHY芯片,其在适配所述RJ45网口传输速率的同时,将网络音频信号解析转换成便于FPGA处理的信号;
当网络连接的一方的连接状态发生变化时,通过PHY配置模块负责检测该变化,并将该变化反馈给FPGA内部逻辑。
9.根据权利要求1-5任一项所述的基于FPGA的数字音频信号解码器,其特征在于,
所述音频选择单元包括拨码开关,通过所述拨码开关在网络音频数据的多轨音频中选择当前需要输出的音轨。
10.一种基于FPGA的数字音频信号解码方法,其特征在于,包括以下步骤:
接收网络音频信号,将网络音频信号解析转换成便于FPGA处理的信号;
将网络音频信号解析出多轨音频;
对解析出的多轨音频进行选择,并将选择的音频信号输出;
从选择输出的音频信号的网络数据流中恢复出稳定的音频时钟;
将恢复出稳定音频时钟的音频信号转换为模拟音频信号输出。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京中版超级立体信息科技有限公司,未经北京中版超级立体信息科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910530959.9/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种废水处理消泡剂及其制备方法
- 下一篇:咽喉喷雾剂及其制备方法





