[发明专利]一种底部发射型VCSEL芯片及其制造方法在审
| 申请号: | 201910527624.1 | 申请日: | 2019-06-18 |
| 公开(公告)号: | CN110265872A | 公开(公告)日: | 2019-09-20 |
| 发明(设计)人: | 窦志珍;曹广亮;刘留;苏小平;韩春霞;林新茗 | 申请(专利权)人: | 威科赛乐微电子股份有限公司 |
| 主分类号: | H01S5/183 | 分类号: | H01S5/183;H01S5/187 |
| 代理公司: | 广州市华学知识产权代理有限公司 44245 | 代理人: | 李欧 |
| 地址: | 404040 重庆*** | 国省代码: | 重庆;50 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 欧姆接触层 衬底 蚀刻 出光孔 镜面层 底部发射型 外延结构 量子阱 台面 蒸镀 填充接触孔 测试效率 光致发光 激光芯片 接触孔 上表面 氧化层 包覆 光孔 制造 外围 测试 生长 覆盖 | ||
1.一种底部发射型VCSEL芯片,其特征在于,包括GaAs衬底和位于GaAs衬底一侧的外延结构,所述GaAs衬底底部蚀刻有出光孔,所述GaAs衬底上于出光孔外围蒸镀有N-contact层,所述外延结构包括由下至上依次沉积的N-DBR结构、氧化层、量子阱、P-DBR结构和欧姆接触层,所述欧姆接触层、P-DBR结构、量子阱和氧化层被蚀刻至N-DBR结构上表面形成台面,所述欧姆接触层与出光孔位置相对应,且所述欧姆接触层的大小尺寸与出光孔的相同,所述欧姆接触层上生长有ODR层,所述ODR层上蒸镀有镜面层,所述台面向上至镜面层上覆盖有SiNx层,所述SiNx层在镜面层上于出光孔对应位置蚀刻有接触孔,所述SiNx层上包覆有P-contact层,所述P-contact层填充所述接触孔。
2.根据权利要求1所述的一种底部发射型VCSEL芯片,其特征在于,所述N-DBR结构包括重叠生长的35对DBR层,所述P-DBR结构包括重叠生长的28对DBR层。
3.根据权利要求2所述的一种底部发射型VCSEL芯片,其特征在于,所述DBR层的生成材料为AlGaAs。
4.根据权利要求1所述的一种底部发射型VCSEL芯片,其特征在于,所述N-contact的材料采用AuGe、Au材料,所述P-contact采用Ti、Pt和Au材料。
5.根据权利要求1所述的一种底部发射型VCSEL芯片,其特征在于,所述ODR层包括重叠生长的10对ODR单元,所述ODR单元包括重叠生长的ITO层和SiO2层,所述ITO层和SiO2层的厚度均为λ/4n。
6.根据权利要求1所述的一种底部发射型VCSEL芯片,其特征在于,所述镜面层材料为Au。
7.根据权利要求1-6任一所述的一种底部发射型VCSEL芯片,其特征在于,所述氧化层包括导电结构和包围所述导电结构的氧化结构,所述导电结构采用Al0.98GaAs生长形成。
8.一种底部发射型VCSEL芯片的制造方法,其特征在于,包括如下步骤:
提供GaAs衬底;
在GaAs衬底上首先生长35对以AlGaAs为材料的N-DBR结构,然后生长一层以Al0.98GaAs层,其次生长量子阱,接着生长28对以AlGaAs为材料的P-DBR结构,最后生长一层GaAs作为欧姆接触层;
ICP蚀刻欧姆接触层、P-DBR、量子阱、导电结构至N-DBR结构表面,干蚀刻出台面,然后再对欧姆接触层进行蚀刻,蚀刻出光孔大小,并将Al0.98GaAs层进行部分氧化,形成导电结构和氧化结构;
在蚀刻后的欧姆接触层上交替生长10对ITO和SiO2,作为ODR层;
蚀刻9层ITO层及10层SiO2至最底层的ITO层形成台柱,再使用蒸镀机台在台柱上蒸镀一层镜面层;
自N-DBR结构表面至镜面层表面生长SiNx层,对应欧姆接触层位置蚀刻SiNx层形成接触孔,再在SiNx层上和接触孔蒸镀金属形成P-contact层;
将GaAs衬底减薄并蚀刻出出光孔,在GaAs衬底上于出光孔外蒸镀金属形成N-contact层。
9.根据权利要求8所述的一种底部发射型VCSEL芯片的制造方法,其特征在于,所述欧姆接触层、接触孔和出光孔的位置对应,所述接触孔的大小尺寸和出光孔的大小尺寸均相同。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于威科赛乐微电子股份有限公司,未经威科赛乐微电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910527624.1/1.html,转载请声明来源钻瓜专利网。





