[发明专利]一种隔离式焊盘的植球状态检测电路有效

专利信息
申请号: 201910525025.6 申请日: 2019-06-18
公开(公告)号: CN110058149B 公开(公告)日: 2019-09-27
发明(设计)人: 张小龙 申请(专利权)人: 荣湃半导体(上海)有限公司
主分类号: G01R31/28 分类号: G01R31/28
代理公司: 上海硕力知识产权代理事务所(普通合伙) 31251 代理人: 郭桂峰
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 焊盘 隔离式 植球 焊盘检测 导电区 电路 状态检测电路 检测 控制模块 隔离区 驱动级 芯片 绝缘 电压差检测模块 隔离 芯片工作状态 半导体领域 可编程控制 第二检测 电压信号 检测电路 控制焊盘 芯片物理
【权利要求书】:

1.一种隔离式焊盘的植球状态检测电路,其特征在于,包括:隔离式焊盘,焊盘检测电路,芯片;

所述隔离式焊盘包括第一导电区,绝缘隔离区,以及第二导电区,所述绝缘隔离区隔离所述第一导电区和所述第二导电区,将所述第一导电区和所述第二导电区分开设置;所述第一导电区为第一检测端口;所述第二导电区为第二检测端口;

所述焊盘检测电路,用于检测在所述隔离式焊盘上的植球状态;

所述芯片,控制所述焊盘检测电路在设定的时间内检测所述隔离式焊盘的电压信号,通过所述焊盘检测电路获取所述隔离式焊盘上的植球状态;

其中,所述焊盘检测电路包括:第一驱动级模块、第二驱动级模块,第一检测控制模块、第二检测控制模块、以及电压差检测模块;在所述焊盘检测电路中:

所述第一检测端口以及所述第二检测端口分别对应的与所述电压差检测模块的第一信号输入端,以及第二信号输入端相连;所述电压差检测模块的信号输出端与所述芯片相连;

所述芯片的信号输出端与所述第一检测控制模块的输入端相连;所述第一检测控制模块的输出端与所述第一驱动级模块的信号输入端相连;所述第一驱动级模块的信号输出端与所述电压差检测模块的第一信号输入端相连;

所述芯片的信号输出端还与所述第二检测控制模块的输入端相连;所述第二检测控制模块的输出端与所述第二驱动级模块的信号输入端相连;所述第二驱动级模块的信号输出端与所述电压差检测模块的第二信号输入端相连;

所述焊盘检测电路在工作时序上包含一段状态检测时间窗口,在所述状态检测时间窗口内,所述第一检测控制模块控制所述第一驱动级模块导通,所述第二检测控制模块控制所述第二驱动级模块导通,所述第一驱动级模块把所述第一检测端口电压设置成和同时间内芯片在所述第一检测端口默认逻辑电平相同的电压,所述第二驱动级模块在所述第二检测端口上输出和所述第一检测端口相反的电压;在所述状态检测时间窗口外,所述第一检测控制模块控制所述第一驱动级模块关闭,所述第二检测控制模块控制所述第二驱动级模块关闭;

所述第一驱动级模块和第二驱动级模块由任意带有控制端,且具有上拉和下拉电流能力的通路来实现。

2.根据权利要求1所述的一种隔离式焊盘的植球状态检测电路,其特征在于,所述电压差检测模块包括:1个异或门;

所述异或门的两个输入端分别对应与所述第一检测端口,以及所述第二检测端口相连;

所述异或门的输出端设置为所述电压差检测模块的信号输出端,且与所述芯片相连。

3.根据权利要求1所述的一种隔离式焊盘的植球状态检测电路,其特征在于,所述电压差检测模块包括:

6个MOS管:PMOS管MP1、PMOS管MP2、PMOS管MP3、NMOS管MN1、NMOS管MN2、NMOS管MN3;

2个异或门:异或门XOR1和异或门XOR2;

1个与门AND1,以及1个反相器INV1:

异或门XOR1的第一输入端和第二输入端分别对应的与所述隔离式焊盘的第一检测端口和第二检测端口对应连接;异或门XOR1的输出端与所述与门AND1的第一输入端相连接,

PMOS管MP1、PMOS管MP2、PMOS管MP3、NMOS管MN1、NMOS管MN2、以及NMOS管MN3的各栅极端共同与所述隔离式焊盘的第二检测端口相连接;PMOS管MP1的漏极端与PMOS管MP2的源极端相连;PMOS管MP2的漏极端与NMOS管MN1的漏极端相连;NMOS管MN1和NMOS管MN2的源极端接地;NMOS管MN2的漏极端与NMOS管MN3的源极端相连;NMOS管MN3的漏极端与PMOS管MP3的漏极端相连;PMOS管MP1和PMOS管MP3的源极端接供电端;

PMOS管MP2的漏极端与NMOS管MN1的漏极端相连的公共端与异或门XOR2的第一输入端相连;NMOS管MN3的漏极端与PMOS管MP3的漏极端相连的公共端与异或门XOR2的第二输入端相连;

异或门XOR2的输出端与所述反相器INV1的输入端相连,所述反相器INV1的输出端与所述与门AND1的第二输入端相连;

所述与门AND1的输出端与所述芯片相连;且所述与门AND1的输出端设置为所述电压差检测模块的信号输出端。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于荣湃半导体(上海)有限公司,未经荣湃半导体(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201910525025.6/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top