[发明专利]一种GPU中显式独立掩码寄存器的掩码操作方法

说明书

本发明公开的属于图像处理单元技术领域，具体为一种GPU中显式独立掩码寄存器的掩码操作方法，包括以下步骤：S1:每个GPU硬件线程可以访问各自的8个128比特位宽地独立掩码寄存器，记为$m0～$m7；该种GPU中显式独立掩码寄存器的掩码操作指令，GPU中每个硬件线程可以访问各自的8个128比特位宽地独立掩码寄存器，有4组掩码操作指令用户可用，分别实现对掩码寄存器进行归约运算、扩展运算、逻辑运算和通用向量寄存器之间数据移动，指令可以实现条件控制中分支掩码的生成，同时对掩码值进行求取，优化可编程核中指令发射过程，避免无效地操作数读取和执行流水线操作，降低可编程功耗。

技术领域

本发明涉及图像处理单元技术领域，具体为一种GPU中显式独立掩码寄存器的掩码操作方法。

背景技术

现代图形处理器中包含众多用于执行shader代码的可编程处理器核和图形专用硬件加速单元，最初这些处理器核用于执行图形应用中shader代码，后来发现能很好处理非图形计算密集型的应用，发展成为通用图形处理器。

在图形应用中GPU要处理数量巨大的顶点和片元，不可能对这些对象每一个单独来编写代码，所以GPU编程模型中定义了用于处理顶点的shader和用于处理片段的shader，用户可以在Shader中描述了处理顶点和片元的算法，对于GPGPU应用使用类似的方法，编程模型中定义了数量巨大的处理对象，这些对象叫做工作项，用户会指定一个kernel来描述如何处理这些工作项。

图形处理器将多个顶点或者kernel中工作项组合成线程，按照单指令多数据方式来执行对应的shader程序和kernel程序，当程序中出现条件控制代码时，SIMD实现方式解决这个问题的一种方法是使用执行掩码控制执行结果输出，只有当掩码中对应位中的值位0x1时，对应的目的操作数才会被改写，为了节省GPU指令字的编码空间，图形处理器中多采用单一隐含掩码寄存器的方式实现，当shader或kernel代码中条件控制语句较多或者出现嵌套时，采用单一隐式掩码寄存器($exec)不能变更当前指令的掩码寄存器，导致隐含掩码寄存器和通用寄存器之间的数据出现频繁移动，如此一来，不仅额外增加了程序的指令数目，增加了程序的执行的时延，同时额外地寄存器间的读写，会提高可编程处理器核的功耗。

发明内容

本发明的目的在于提供一种GPU中显式独立掩码寄存器的掩码操作方法，以解决上述背景技术中提出的图形处理器将多个顶点或者kernel中工作项组合成线程，按照单指令多数据方式来执行对应的shader程序和kernel程序，当程序中出现条件控制代码时，SIMD实现方式解决这个问题的一种方法是使用执行掩码控制执行结果输出，只有当掩码中对应位中的值位0x1时，对应的目的操作数才会被改写，为了节省GPU指令字的编码空间，图形处理器中多采用单一隐含掩码寄存器的方式实现，当shader或kernel代码中条件控制语句较多或者出现嵌套时，采用单一隐式掩码寄存器($exec)不能变更当前指令的掩码寄存器，导致隐含掩码寄存器和通用寄存器之间的数据出现频繁移动，如此一来，不仅额外增加了程序的指令数目，增加了程序的执行的时延，同时额外地寄存器间的读写，会提高可编程处理器核的功耗的问题。

为实现上述目的，本发明提供如下技术方案：一种GPU中显式独立掩码寄存器的掩码操作方法，包括以下步骤：

S1:每个GPU硬件线程可以访问各自的8个128比特位宽地独立掩码寄存器，记为$m0～$m7；

S2:所述$m0中数据默认为GPU硬件线程指令的执行掩码,可通过更改程序代码中指令的掩码地址字段MSA，来指定当前指令的执行掩码；

S3:利用指令分别实现对掩码寄存器进行归约运算、扩展运算、逻辑运算和通用向量寄存器之间数据移动，需要指定对应的掩码寄存器，同时保留最近父级掩码寄存器，并采用二叉树的方式处理子父级掩码关系；