[发明专利]阵列基板以及显示面板

权利要求书

1.一种阵列基板，其特征在于，所述阵列基板包括：

画素单元，所述画素单元包括多个画素子单元，每个所述画素子单元包括第一画素区和第二画素区；

薄膜晶体管组，每个所述画素子单元对应连接一组薄膜晶体管组，所述薄膜晶体管组包括驱动所述第一画素区开关的第一薄膜晶体管、驱动所述第二画素区开关的第二薄膜晶体管以及与所述第二薄膜晶体管连接的第三薄膜晶体管；

多条数据线以及多条扫描线，所述数据线和扫描线交叉设置以分割出多个画素区域，每个所述画素区域设置有所述画素子单元，每条数据线连接同一列画素子单元，每条扫描线连接同一行画素子单元；

其中，所述薄膜晶体管组中的每个薄膜晶体管均具有通道，通道的宽度值为W，长度值为L，连接同一条数据线的画素子单元，按照逐渐远离数据线的驱动端的顺序，第一薄膜晶体管和第二薄膜晶体管的宽度值W和长度值L的比值逐渐增大，或第三薄膜晶体管的宽度值W和长度值L的比值逐渐减小。

2.如权利要求1所述的阵列基板，其特征在于，同一所述画素子单元对应的第一薄膜晶体管的宽度值W和长度值L的比值与第二薄膜晶体管的宽度值W和长度值L的比值相同。

3.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管和所述第二薄膜晶体管的宽度值W和长度值L的比值呈线性增大。

4.根据权利要求1-3任一所述的阵列基板，其特征在于，连接同一条数据线的各个画素子单元中的第一薄膜晶体管和第二薄膜晶体管按照逐渐远离数据线的驱动端的顺序，宽度值W逐渐增大，长度值L保持不变。

5.如权利要求1-3任一所述的阵列基板，其特征在于，连接同一条数据线的各个画素子单元中的第一薄膜晶体管和第二薄膜晶体管按照逐渐远离数据线的驱动端的顺序，长度值L逐渐减小，宽度值W保持不变。

6.如权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管和第二薄膜晶体管的宽度值W和长度值L的比值大于所述第三薄膜晶体管的宽度值W和长度值L的比值。

7.如权利要求1所述的阵列基板，其特征在于，所述第三薄膜晶体管的宽度值W和长度值L的比值呈线性减小。

8.如权利要求1所述的阵列基板，其特征在于，连接同一条数据线的画素子单元中，各个所述第一画素区的面积一致，各个第二画素区的面积也一致。

9.一种阵列基板，其特征在于，所述阵列基板包括：

画素单元，所述画素单元包括多个画素子单元，每个所述画素子单元包括第一画素区和第二画素区；

薄膜晶体管组，每个所述画素子单元对应连接一组薄膜晶体管组，所述薄膜晶体管组包括驱动所述第一画素区开关的第一薄膜晶体管、驱动所述第二画素区开关的第二薄膜晶体管以及与所述第二薄膜晶体管连接的第三薄膜晶体管；

多条数据线以及多条扫描线，所述数据线和扫描线交叉设置以分割出多个画素区域，每个所述画素区域设置有所述画素子单元，每条数据线连接同一列画素子单元，每条扫描线连接同一行画素子单元；

其中，所述薄膜晶体管组中的每个薄膜晶体管均具有通道，通道的宽度值为W，长度值为L，连接同一条数据线的画素子单元，按照逐渐远离数据线的驱动端的顺序，第一薄膜晶体管和第二薄膜晶体管的宽度值W和长度值L的比值逐渐增大，第三薄膜晶体管的宽度值W和长度值L的比值逐渐减小，所述第一薄膜晶体管和第二薄膜晶体管的宽度值W和长度值L的比值大于所述第三薄膜晶体管的宽度值W和长度值L的比值。

10.一种显示面板，其特征在于，所述显示面板包括：

阵列基板；

彩膜基板，所述阵列基板与所述彩膜基板相对设置；

液晶层，所述液晶层位于所述阵列基板和所述彩膜基板之间；

其中，所述阵列基板包括：

画素单元，所述画素单元包括多个画素子单元，每个所述画素子单元包括第一画素区和第二画素区；

薄膜晶体管组，每个所述画素子单元对应连接一组薄膜晶体管组，所述薄膜晶体管组包括驱动所述第一画素区开关的第一薄膜晶体管、驱动所述第二画素区开关的第二薄膜晶体管以及与所述第二薄膜晶体管连接的第三薄膜晶体管；

多条数据线以及多条扫描线，所述数据线和扫描线交叉设置以分割出多个画素区域，每个所述画素区域设置有所述画素子单元，每条数据线连接同一列画素子单元，每条扫描线连接同一行画素子单元；

其中，所述薄膜晶体管组中的每个薄膜晶体管均具有通道，通道的宽度值为W，长度值为L，连接同一条数据线的画素子单元，按照逐渐远离数据线的驱动端的顺序，第一薄膜晶体管和第二薄膜晶体管的宽度值W和长度值L的比值逐渐增大，或第三薄膜晶体管的宽度值W和长度值L的比值逐渐减小。