[发明专利]一种多相时钟产生电路

说明书

本发明属于电子电路技术领域，具体涉及一种多相时钟产生电路，包括：时钟信号输出端，用于产生高频时钟信号；控制信号输出端，用于产生控制信号；时钟恢复模块，用于接收高频时钟信号的幅度，并产生恢复高频时钟信号；时钟分频模块，用于将恢复高频时钟信号转换为分频时钟信号；移相模块，根据恢复时钟信号对分频时钟信号的相位进行移相，产生时钟相位信号；相位选择内插模块，根据控制信号对时钟相位信号进行选择、内插操作得到目的时钟信号。本发明通过对外部输入时钟进行相位内插的方式产生多相时钟，其中时钟分频模块、相位选择内插模块都为数字逻辑实现，具有功耗低、空占比不变的有益效果。

技术领域

本发明属于电子电路技术领域，具体涉及一种多相时钟产生电路。

背景技术

目前，在基于有载波超宽带脉冲信号实现的单芯片超宽带脉冲雷达系统中，回波脉冲的接收主要方法是等效时间采样的量化。而等效时间采样的量化方法通过利用超宽带脉冲雷达工作原理，在多个时钟周期内对回波信号进行量化，在保证采样率的同时能够降低对模数转换器的要求为实现接收端等效时间采样，需要为ADC提供多相时钟。通过在不同重频周期内选择相应采样时钟，而后对最终量化数据进行处理，能够等效出极高采样率，其中，等效采样率取决于多相时钟相邻相位时间间隔。

传统的等效时钟由基于环振实现的锁相环电路提供。但是环振的振荡频率受工艺限制，会限制其所能提供的最高等效采样率。同时，锁相环的使用也会增加电路功耗和面积。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种多相时钟产生电路。本发明要解决的技术问题通过以下技术方案实现：

一种多相时钟产生电路，包括：

时钟信号输出端，用于产生高频时钟信号CLK；

控制信号输出端，用于产生控制信号；

时钟恢复模块，所述时钟恢复模块与时钟信号输出端连接，用于接收高频时钟信号CLK，并根据高频时钟信号CLK产生恢复高频时钟信号；

时钟分频模块，所述时钟分频模块与时钟恢复模块连接，用于将恢复高频时钟信号转换为分频时钟信号；

移相模块，所述移相模块与时钟恢复模块连接，所述移相模块还与时钟分频模块连接，根据所述恢复高频时钟信号对分频时钟信号的相位进行移相，产生时钟相位信号；

相位选择内插模块，所述相位选择内插模块与移相模块连接，所述相位选择内插模块还与所述控制信号输出端连接，根据控制信号和时钟相位信号得到目的时钟信号。

在本发明的一个实施例中，所述时钟分频模块为8分频模块。

在本发明的一个实施例中，所述移相模块包括若干依次级联的D触发器，所述D触发器与时钟恢复模块连接，所述移相模块还与时钟分频模块连接。

在本发明的一个实施例中，所述相位选择内插模块包括：

起始相位选择单元，所述起始相位选择单元与移相模块连接，用于根据时钟相位信号得到起始时钟相位信号；

相位选择内插单元，所述相位选择内插单元与起始相位选择单元连接，用于根据起始时钟相位信号得到内插时钟相位信号；

最终相位选择单元，所述最终相位选择单元与相位选择内插单元连接，根据内插时钟相位信号得到目的时钟信号。

在本发明的一个实施例中，所述相位选择内插单元包括N-1个相位选择单元和N个相位内插单元；

相邻两个所述相位内插单元间设置有一个相位选择单元；所述相位选择单元还与控制信号输出端连接。

在本发明的一个实施例中，所述相位选择单元包括第十六数据选择单元、第十七数据选择单元；