[发明专利]瞬态电压抑制二极管结构及其制作方法

权利要求书

1.一种瞬态电压抑制二极管结构，其特征在于，包括：

半导体叠层，所述半导体叠层自下而上至少包括衬底以及外延层，所述外延层的掺杂类型与所述衬底的掺杂类型相反；所述半导体叠层内具有若干隔离环，所述若干隔离环将半导体叠层隔成若干叠层单元；

第一电极，连续分布于各个叠层单元的上表面；

第二电极，连续分布于各个叠层单元的下表面。

2.根据权利要求1所述的瞬态电压抑制二极管结构，其特征在于，所述半导体叠层自下而上包括衬底以及外延层，所述瞬态电压抑制二极管结构为单向瞬态电压抑制二极管结构；或所述外延层内具有离子注入层，所述离子注入层的掺杂类型与所述外延层的掺杂类型相反，所述瞬态电压抑制二极管结构为双向瞬态电压抑制二极管结构。

3.根据权利要求1所述的瞬态电压抑制二极管结构，其特征在于，所述多个叠层单元为多个重复的元胞。

4.根据权利要求1所述的瞬态电压抑制二极管结构，其特征在于，所述隔离环为沟槽隔离结构。

5.根据权利要求1至4任一项所述的瞬态电压抑制二极管结构，其特征在于，所述叠层单元的横截面为三角形、四边形或四边形以上的多边形、圆形、或环形。

6.根据权利要求5所述的瞬态电压抑制二极管结构，其特征在于，所述叠层单元的横截面呈正三角形、正四边形或正四边形以上的正多边形。

7.根据权利要求1所述的瞬态电压抑制二极管结构，其特征在于，所述多个叠层单元包括第一叠层单元、第二叠层单元、……第N叠层单元；第一叠层单元为圆柱形、第二叠层单元为围绕所述第一叠层单元的环形柱、第M叠层单元为围绕所述第M-1叠层单元的环形柱，所述N≥M≥3。

8.根据权利要求2所述的瞬态电压抑制二极管结构，其特征在于，所述衬底的掺杂类型为N型，所述外延层的掺杂类型为P型，所述第一电极为阳极，所述第二电极为阴极；或所述衬底的掺杂类型为N型，所述外延层的掺杂类型为P型，所述离子注入层的掺杂类型为N型，所述第一电极为阳极，所述第二电极为阴极。

9.一种瞬态电压抑制二极管结构的制作方法，其特征在于，包括：

提供半导体叠层，所述半导体叠层自下而上至少包括衬底以及外延层，所述外延层的掺杂类型与所述衬底的掺杂类型相反；

在所述半导体叠层内形成若干隔离环，所述若干隔离环将半导体叠层隔成若干叠层单元；

分别在所述半导体叠层的上表面与下表面对应形成第一电极与第二电极，所述第一电极与第二电极连续分布于各个叠层单元。

10.根据权利要求9所述的瞬态电压抑制二极管结构的制作方法，其特征在于，所述半导体叠层的制作方法包括：提供衬底，以及在所述衬底的上表面形成所述外延层；

所述第一电极连续分布于各个叠层单元中的外延层的上表面，所述第二电极连续分布于各个叠层单元中的所述衬底的下表面；

或所述半导体叠层的制作方法包括：提供衬底，在所述衬底的上表面形成所述外延层，以及在所述外延层内形成离子注入层，所述离子注入层的掺杂类型与所述外延层的掺杂类型相反；

所述第一电极连续分布于各个叠层单元中的离子注入层的上表面，所述第二电极连续分布于各个叠层单元中的所述衬底的下表面。