[发明专利]图像传感器和包括其的电子设备、以及图像缩放处理方法

说明书

图像传感器可以包括：具有以拜耳模式排列的N×M合并像素阵列的像素阵列，每个合并像素包括相同颜色的单位像素的k*l矩阵，其中k和l是大于2的整数；以及图像信号处理器，用于根据普通模式或放大模式处理由像素阵列输出的信号。在放大模式中，可以重新拼接来自像素阵列的信号，使得对应于单位像素的信号排列在相同颜色的单位像素的p*q矩阵中，其中p是小于k的非负整数，q是小于l的非负整数，p*q矩阵以拜耳模式排列。

相关申请的交叉引用

2018年8月29日在韩国知识产权局提交的题为“图像传感器和包括图像传感器的电子设备、以及图像缩放处理方法”的韩国专利申请No.10-2018-0101965通过引用整体并入本文。

技术领域

与示例实施例一致的装置和方法涉及能够电子地实现放大和缩小的图像传感器、包括图像传感器的电子设备、以及图像缩放处理方法。

背景技术

包括图像传感器的电子设备(例如，数码相机、智能电话和便携式摄像机)提供放大和缩小功能。为了实现缩放功能，可以使用图像信号处理(ISP)、透镜或单独的放大和缩小图像传感器。然而，使用ISP仅允许以降低的图像质量实现放大功能，而使用透镜或单独的图像传感器昂贵且不紧凑。

发明内容

根据示例实施例，图像传感器可以包括像素阵列，所述像素阵列具有以拜耳模式排列的N×M合并像素阵列，每个合并像素包括相同颜色的单位像素的k*l矩阵，其中k和l是大于2的整数；以及图像信号处理器，用于根据普通模式或放大模式处理由像素阵列输出的信号。在放大模式中，可以重新拼接(remosaic)来自像素阵列的信号，使得对应于单位像素的信号排列在相同颜色的单位像素的p*q矩阵中，其中p是小于k的非负整数，q是小于l的非负整数，p*q矩阵以拜耳模式排列。

根据示例实施例，电子设备可以包括像素阵列，所述像素阵列具有以拜耳模式排列的N×M合并像素阵列，每个合并像素包括相同颜色的单位像素的k*l矩阵，其中k和l是大于2的整数，信号处理器根据普通模式或放大模式处理由合并像素阵列输出的信号；以及重新拼接处理器。在放大模式中，重新拼接处理器用于重新拼接像素阵列，使得对应于单位像素的信号排列在相同颜色的单位像素的p*q矩阵中，其中p是小于k的非负整数，q是小于l的非负整数，p*q矩阵以拜耳模式排列。

根据示例实施例，一种包括像素阵列的图像传感器的图像缩放处理的方法可以包括：驱动像素阵列中的多个合并像素以生成全分辨率图像；根据普通模式或放大模式处理由具有以拜耳模式排列的N×M合并像素阵列的像素阵列输出的信号，每个合并像素包括相同颜色的单位像素的k*l矩阵，其中k和l是大于2的整数；以及，在放大模式中，重新拼接来自像素阵列的信号，使得对应于单位像素的信号排列在相同颜色的单位像素的p*q矩阵中，其中p是小于k的非负整数，p是小于l的非负整数，p*q矩阵以拜耳模式排列。

根据示例实施例，提供了一种包括像素阵列、信号处理器和信号输出单元的图像传感器的图像缩放处理方法。驱动设置在像素阵列中的多个合并像素以生成全分辨率图像。裁剪全分辨率图像的一部分以生成普通模式图像或放大模式图像。信号处理器将普通模式图像或放大模式图像重新拼接。将重新拼接的普通模式图像或放大模式图像输出到电子设备的主机芯片。

根据示例实施例，提供了一种包括像素阵列、信号处理器和信号输出单元的图像传感器的图像缩放处理方法。驱动设置在像素阵列中的多个合并像素以生成全分辨率图像。裁剪全分辨率图像的一部分以生成缩小模式图像。信号处理器将缩小模式图像合成(bin)。信号输出单元将合成的缩小模式图像输出到电子设备的主机芯片。

根据示例实施例，提供了一种包括图像传感器的电子设备的图像缩放处理方法。驱动设置在像素阵列中的多个合并像素以生成全分辨率图像。裁剪全分辨率图像的一部分以生成普通模式图像或放大模式图像。普通模式图像或放大模式图像被输出到电子设备的主机芯片。主机芯片将普通模式图像或放大模式图像重新拼接。