[发明专利]栅极驱动电路

权利要求书

1.一种栅极驱动电路，用以驱动一像素阵列，该栅极驱动电路包括多个移位寄存器，其中该栅极驱动电路的一帧周期内包括一触摸检测周期，且一第N级移位寄存器与一前一级移位寄存器之间对应该触摸检测周期，该第N级移位寄存器包括：

一上拉控制电路，用以接收该前一级移位寄存器的输出信号；

一上拉输出电路，耦接该上拉控制电路，接收一第一频率信号，在非触摸检测周期期间输出一第一输出信号为该第N级移位寄存器的输出信号；

一下拉电路，耦接该上拉输出电路以及该上拉控制电路，接收一次一级移位寄存器的输出信号；以及

一触发电路，耦接该上拉输出电路以及该上拉控制电路，接收一触摸检测信号；

该触发电路包括一第五晶体管与一第六晶体管，其中：

该第五晶体管，具有一输入端以接收该触摸检测信号，一栅极端，耦接一第一晶体管的一输出端，以及一输出端以输出一第二输出信号；其中该上拉控制电路为该第一晶体管；以及

该第六晶体管具有一输入端与该第六晶体管的一栅极端耦接，以及一输出端耦接该第一晶体管的输出端，其中该第六晶体管接收该前一级移位寄存器的一触发电路的一第二输出信号，

该触摸检测信号维持在高逻辑电平的时间大于等于1Tgw，且小于等于该触摸检测周期的长度，其中Tgw为一个脉冲信号的时间长度。

2.根据权利要求1所述的栅极驱动电路，其中该下拉电路包括一第二晶体管与一第四晶体管，该上拉输出电路为一第三晶体管，该第N级移位寄存器的电路连接方式如下：

该第一晶体管具有一输入端，耦接该第一晶体管的一栅极端，以接收该前一级移位寄存器的输出信号；

该第二晶体管具有一输入端耦接该第一晶体管的一输出端，一栅极端接收该次一级移位寄存器的输出信号，以及一输出端接地；

该第三晶体管具有一输入端，用以接收该第一频率信号，一栅极端，耦接该第一晶体管的该输出端，以及一输出端以输出该第一输出信号；

该第四晶体管具有一输入端，耦接该第三晶体管的该输出端，一栅极端，接收该次一级移位寄存器的输出信号，以及一输出端接地；以及

一第一电容具有一第一端，耦接该第一晶体管的该输出端，以及一第二端，耦接该第三晶体管的该输出端。

3.根据权利要求2所述的栅极驱动电路，其中该触发电路更包括一第七晶体管，其中：

该第六晶体管，用以接收一第(N-Y)级移位寄存器的一触发电路输出的一第二输出信号，Y为整数且小于N；以及

该第七晶体管，具有一输入端耦接该第七晶体管的一栅极，用以接收一第(N+Y)级移位寄存器的一触发电路输出的一第二输出信号，以及一输出端，耦接第一晶体管的该输出端，其中在该触摸检测周期内，该第六晶体管与该第七晶体管只有一个会被导通。

4.根据权利要求2所述的栅极驱动电路，其中该触发电路包括一第二电容，该第二电容具有一第一端，接收该触摸检测信号，以及一第二端，耦接该第一晶体管的该输出端。

5.根据权利要求1所述的栅极驱动电路，其中该前一级移位寄存器包括：

一上拉控制电路，用以接收一前二级移位寄存器的输出信号；

一上拉输出电路，耦接该上拉控制电路，接收一第二频率信号，在非触摸检测周期期间输出一第一输出信号为该前一级移位寄存器的输出信号；

一下拉电路，耦接该上拉输出电路以及该上拉控制电路，接收该第N级移位寄存器的输出信号；以及

一触发电路，耦接该上拉输出电路以及该上拉控制电路，接收该触摸检测信号。

6.根据权利要求5所述的栅极驱动电路，该触发电路包括一第五晶体管与一第六晶体管，该第五晶体管具有一输入端，接收该触摸检测信号，一栅极端，耦接一第一晶体管的一输出端，以及一输出端以输出一第二输出信号；其中该上拉控制电路为该第一晶体管；

该第六晶体管具有一输入端与该第六晶体管的一栅极端耦接，以及一输出端耦接该第一晶体管的输出端，其中该第六晶体管接收该第N级移位寄存器的一触发电路所输出的一第二输出信号。