[发明专利]一种数据调度方法、装置及系统

说明书

本发明实施例提供了一种数据调度方法、装置及系统，方法包括：接收来自不同请求模块的读数据请求，读数据请求包括目标数据地址；确定最大等待时长的请求模块，作为目标请求模块；根据目标请求模块的读数据请求中包含的目标数据地址，获取目标数据，并将目标数据反馈至目标请求模块；更新目标请求模块的响应时间。避免某个请求模块长时间得不到响应而处于等待状态。

技术领域

本发明涉及通信技术领域，特别是涉及一种数据调度方法、装置及系统。

背景技术

深度学习作为人工智能领域的热门技术，能够解决复杂问题。然而深度学习的高性能是建立在巨大计算资源消耗基础上的，这对硬件的计算能力提出非常高的要求。

FPGA(Field Programmable Gate Array，现场可编程门阵列)作为一种可编程的半定制集成电路芯片，可以集成高性能数字信号处理模块，以及片内存储资源，能够高效低成本的实现定点运算，因而被广泛用作深度学习的实现平台。

鉴于FPGA所拥有的上述优势，目前学术界和工业界对利用FPGA实现和加速深度学习算法已经展开了广泛而深入的研究，并取得了一系列的研究成果。然而，随着应用领域的扩大和网络规模的变化，其仍然面临许多挑战。其中面临的挑战之一就是随着网络的规模不断增大，神经网络参数量越来越大，而FPGA片内的存储资源往往有限，难以存储数量太大的参数。在目前已有研究中，普遍采用外部存储器作为深度学习中的参数存储器，例如，以DDR3 SDRAM(double data rate3 synchronous dynamic random access memory,双倍数据速率同步动态随机存储器)作为参数存储器。

而在利用FPGA设计实现深度学习算法时，往往以神经网络的一层作为一个计算模块，在整个神经网络的计算过程中，每一个计算模块都需要不断地请求读取外部存储器中的参数数据以完成计算，那么当有多个计算模块同时请求读取数据时，数据调度模块应该采用一定的仲裁调度机制，从多个计算模块中选择其一进行处理。

而现有的数据调度模块，通常是随机选取一个数据请求进行处理，这样可能导致某个请求模块长时间得不到响应而处于等待状态。

发明内容

本发明实施例的目的在于提供一种数据调度方法、装置及系统，以避免某个请求模块长时间得不到响应而处于等待状态。具体技术方案如下：

为了实现上述目的，本发明实施例提供了一种数据调度系统，所述系统包括：请求处理模块，请求信息存储模块和读数据控制模块，

所述请求处理模块用于，接收来自不同请求模块的读数据请求，所述读数据请求包括目标数据地址；确定最大等待时长的请求模块，作为目标请求模块；将所述目标请求模块的编号，以及所述目标请求模块的读数据请求中包含的目标数据地址，发送至所述信息存储模块；

所述信息存储模块用于，按照接收顺序，存储多组请求信息数据，所述每组请求信息数据中包含目标请求模块的编号，以及对应的目标数据地址；

所述读数据控制模块用于，顺序读取所述信息存储模块中的每组请求信息数据，根据所述请求信息数据中的目标数据地址，获取目标数据，将所述目标数据反馈至对应编号的目标请求模块，并更新所述目标请求模块的响应时间。

可选的，所述请求信息存储模块包括第一先进先出FIFO存储器，和第二FIFO存储器，

所述第一FIFO存储器用于，存储所述目标请求模块的编号；

所述第二FIFO存储器用于，存储所述目标数据地址。

可选的，所述读数据控制模块包括计数器，所述读数据控制模块还用于，根据所述计数器的数值确定所述目标请求模块的响应时间。