[发明专利]应用于低压闪存存储器的升压电路

说明书

本发明涉及应用于低压闪存存储器的升压电路，涉及存储器电路设计，通过第一逻辑处理电路产生第一控制信号In，并经逻辑控制模块产生第三控制信号DP、第四控制信号DN和第五控制信号Ctrl_P使升压电路模块输出2VDD的电压，满足了低压存储器的工作要求，且本发明提供的升压电路的平均功耗低于传统电路，进一步减少了平均电流功耗，提高了效率。

技术领域

本发明涉及存储器电路设计，尤其涉及一种应用于低压闪存存储器的升压电路。

背景技术

在如今的系统级单晶片(SOC，System on a chip)中，非挥发性存储器扮演着一个重要角色，比如基本的系统存储需求、传感器感测、生医检测、触控应用等等。这些产品应用的共同特点是极低的工作频率以及对于产品待机模式(stand-by mode)的低功耗目标，这样的系统将有助于减小产品对于电池容量的需求，还能帮助缩小产品的模组尺寸。在非挥发性闪存存储器电路设计中，当存储器单元(bitcell)的操作条件高于电源电压(VDD)的电位时，电荷泵是一种常用的电路类型，再比如应用于存储器字线(word-line)上的高压需求，就需要用升压(boost)电路来产生这个电位。

请参阅图1，图1为现有技术的应用于闪存存储器电位的升压电路示意图，如图1所示，升压电路中包括耦合电容CAP，电容CAP能够对电路中某一固定电位充电，从而达到升压的效果，其原理为电容具有隔绝直流成分，通交流信号的特性。

应用于存储器的升压电路需要精确的升压控制时间、电容的容量评估、以及相应信号的频率要求，还需要考虑后级电路的负载、驱动力、读出的相应速度等问题。需满足实现驱动存储器阵列单元的MOS晶体管开关及相关后级电路的驱动需求，也需要达到对存储器读出速度的规格要求，并降低损耗，提高效率。

发明内容

本发明的目的在于提供一种应用于低压闪存存储器的升压电路，以满足低压存储器的工作要求，且本发明提供的升压电路的平均功耗低于传统电路，进一步减少了平均电流功耗，提高了效率。