[发明专利]一种无偏置电流的半数字锁相环

权利要求书

1.一种无偏置电流的半数字锁相环，其特征在于，所述半数字锁相环包括：比例路径、积分路径、数字/电压控制振荡器和分频器，所述分频器分别与所述比例路径和所述积分路径连接，所述分频器还与所述数字/电压控制振荡器的输出端连接，所述比例路径和所述积分路径均与所述数字/电压控制振荡器的输入端连接；

所述比例路径获取外部输入的参考频率信号与所述分频器反馈的反馈信号之间的相位误差，根据该相位误差产生电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率；

所述积分路径获取外部输入的所述参考频率信号与所述分频器反馈的反馈信号之间的相位误差，根据该相位误差产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。

2.根据权利要求1所述的一种无偏置电流的半数字锁相环，其特征在于，所述比例路径包括：模拟鉴相器和无源低通滤波器；

所述模拟鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，该参考频率信号输入端用于接收外部输入的参考频率信号，该分频器反馈信号输入端与所述分频器的一端连接，用于接收所述分频器反馈的反馈信号；所述模拟鉴相器用于获取所述参考频率信号和所述反馈信号之间的相位误差；

所述无源低通滤波器的输入端与所述模拟鉴相器的输出端连接，所述无源低通滤波器的输出端与所述数字/电压控制振荡器连接，所述无源低通滤波器用于产生电压控制信号，根据所述电压控制信号控制所述数字/电压控制振荡器的输出频率。

3.根据权利要求2所述的一种无偏置电流的半数字锁相环，其特征在于，所述积分路径包括：二进制鉴相器和有限状态机；

所述二进制鉴相器设置有参考频率信号输入端和分频器反馈信号输入端，该参考频率信号输入端用于接收外部输入的所述参考频率信号，该分频器反馈信号输入端与所述分频器的一端连接，用于接收所述分频器反馈的反馈信号；所述二进制鉴相器用于获取所述参考频率信号和所述反馈信号之间的相位误差；

所述有限状态机的输入端与所述二进制鉴相器的输出端连接，所述有限状态机的输出端与所述数字/电压控制振荡器连接，所述有限状态机用于产生数字控制信号，根据所述数字控制信号控制所述数字/电压控制振荡器的输出频率。

4.根据权利要求1-3任一项所述的一种无偏置电流的半数字锁相环，其特征在于，所述数字/电压控制振荡器包括：环形振荡器，与所述环形振荡器连接的PMOS阵列、变容管和自动频率控制模块；

所述PMOS阵列用于根据所述积分路径输入的第一数字控制信号控制所述环形振荡器的输出频率；

所述变容管用于根据所述比例路径输入的电压控制信号控制所述环形振荡器的输出频率；

所述自动频率控制模块用于比较外部输入的参考振荡频率信号与所述环形振荡器的输出频率信号之间的频率差，根据所述频率差产生第二数字控制信号，根据所述第二数字控制信号控制所述PMOS阵列对所述数字/电压控制振荡器进行初始频率校准。

5.根据权利要求4所述的一种无偏置电流的半数字锁相环，其特征在于，所述环形振荡器由多级差分反相器级联成环组成，所述环形振荡器中的每个差分反相器均设有正输入端、负输入端、正输出端和负输出端，在多级差分反相器环路中，前一级差分反相器的正输出端、负输出端分别与后一级差分反相器的正输入端、负输入端连接，最后一级差分反相器的正输出端、负输出端分别与第一级差分反相器的负输入端、正输入端连接。

6.根据权利要求5所述的一种无偏置电流的半数字锁相环，其特征在于，所述PMOS阵列由多个PMOS管并联组成，所述PMOS阵列的源极与电源连接；所述PMOS阵列的漏极与所述环形振荡器连接，用于产生偏置电压为所述环形振荡器供电；所述PMOS阵列的栅极用于接收所述积分路径输入的第一数字控制信号和所述自动频率控制模块输入的第二数字控制信号，在半数字锁相环工作后根据所述第一数字控制信号控制对应PMOS管的导通和截至，控制所述PMOS阵列的漏极的偏置电压，控制所述环形振荡器的输出频率，在半数字锁相环工作前根据所述第二数字控制信号控制对应PMOS管的导通和截至，对所述数字/电压控制振荡器进行初始频率校准。