[发明专利]包括内插件的半导体封装件

权利要求书

1.一种半导体封装件，包括：

下再分布线结构，所述下再分布线结构包括多个下绝缘层和分别位于所述多个下绝缘层的顶表面和底表面中的至少一个上的多个下再分布线图案；

多个第一连接柱状物，所述多个第一连接柱状物分别位于所述多个下再分布线图案中的至少一部分下再分布线图案上；

内插件，所述内插件位于所述下再分布线结构上并且与所述多个第一连接柱状物间隔开，并且包括内插基板、位于所述内插基板的顶表面上的多个连接布线图案以及分别位于所述多个连接布线图案中的至少一部分连接布线图案上的多个第二连接柱状物；

上再分布线结构，所述上再分布线结构包括至少一个上绝缘层和位于所述至少一个上绝缘层的顶表面或底表面上并分别连接到所述多个第一连接柱状物和所述多个第二连接柱状物的多个上再分布线图案；以及

至少两个半导体芯片，所述至少两个半导体芯片位于所述上再分布线结构上，所述至少两个半导体芯片彼此间隔开地电连接到所述多个上再分布线图案。

2.根据权利要求1所述的半导体封装件，其中，所述多个下再分布线图案中的每个下再分布线图案构成一个下再分布线图案层，所述多个上再分布线图案中的每个上再分布线图案构成一个上再分布线图案层，

其中，所述上再分布线图案层的数目小于所述下再分布线图案层的数目。

3.根据权利要求1所述的半导体封装件，其中，所述多个第一连接柱状物的高度大于所述多个第二连接柱状物的高度。

4.根据权利要求1所述的半导体封装件，其中，所述多个第一连接柱状物的高度大于所述内插件的高度。

5.根据权利要求1所述的半导体封装件，其中，所述多个第一连接柱状物的顶表面和所述多个第二连接柱状物的顶表面位于同一水平面。

6.根据权利要求1所述的半导体封装件，其中，所述多个第一连接柱状物的底表面所在的水平面低于所述内插件的底表面。

7.根据权利要求1所述的半导体封装件，所述半导体封装件还包括填充绝缘层，所述填充绝缘层在所述下再分布线结构与所述上再分布线结构之间包围所述多个第一连接柱状物和所述内插件。

8.根据权利要求7所述的半导体封装件，其中，所述多个第一连接柱状物的顶表面、所述多个第二连接柱状物的顶表面和所述填充绝缘层的顶表面共面。

9.一种半导体封装件，包括：

封装件基底基板；

下再分布线结构，所述下再分布线结构位于所述封装件基底基板上并且包括多个下再分布线图案；

多个第一连接柱状物，所述多个第一连接柱状物分别位于所述多个下再分布线图案中的至少一部分下再分布线图案上；

至少一个内插件，所述至少一个内插件位于所述下再分布线结构上并且彼此间隔开，所述至少一个内插件中的每个内插件包括多个连接布线图案以及分别位于所述多个连接布线图案的一部分上的彼此间隔开的多个第二连接柱状物；

上再分布线结构，所述上再分布线结构位于所述至少一个内插件和所述多个第一连接柱状物上，并且包括分别连接到所述多个第一连接柱状物和所述多个第二连接柱状物的多个上再分布线图案；以及

至少两个半导体芯片，所述至少两个半导体芯片在所述上再分布线结构上彼此间隔开并且电连接到所述多个上再分布线图案。

10.根据权利要求9所述的半导体封装件，所述半导体封装件被配置为经由所述上再分布线结构和所述至少一个内插件在所述至少两个半导体芯片之间传输信号，并且

所述半导体封装件被配置为经由所述上再分布线结构、所述多个第一连接柱状物和所述下再分布线结构在所述至少两个半导体芯片与所述封装件基底基板之间传输信号。

11.根据权利要求9所述的半导体封装件，其中，所述多个上再分布线图案的最小节距大于所述多个连接布线图案的最小节距。