[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，所述基底包括衬底以及分立于所述衬底上的鳍部，所述鳍部露出的衬底上形成有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，其中，沿所述鳍部的延伸方向上，相邻所述鳍部和隔离层围成隔离槽；形成阻挡层，所述阻挡层至少位于所述隔离槽的侧壁上；形成所述阻挡层后，形成栅极结构，所述栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构横跨鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述第二栅极结构位于所述隔离槽底部的隔离层上；在所述第一栅极结构两侧的鳍部内形成源漏掺杂层。本发明实施例有利于提升半导体结构的性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高集成度的方向发展。晶体管作为基本半导体器件之一目前正被广泛应用。所以随着半导体器件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统平面晶体管对沟道电流的控制能力变弱，出现短沟道效应，引起漏电流增大，最终影响半导器件的电学性能。

为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

然而，随着半导体器件尺寸的不断缩小，相邻鳍式场效应晶体管之间的距离也随之缩小。为了防止相邻鳍式场效应晶体管出现相连(merge)的现象，现有技术引入了单扩散隔断(single diffusion break，SDB)隔离结构的制造技术。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，提升半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底以及分立于所述衬底上的鳍部，所述鳍部露出的衬底上形成有隔离层，所述隔离层覆盖所述鳍部的部分侧壁，其中，沿所述鳍部的延伸方向上，相邻所述鳍部和隔离层围成隔离槽；形成阻挡层，所述阻挡层至少位于所述隔离槽的侧壁上；形成所述阻挡层后，形成栅极结构，所述栅极结构包括第一栅极结构和第二栅极结构，所述第一栅极结构横跨鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述第二栅极结构位于所述隔离槽底部的隔离层上。

相应的，本发明实施例还提供一种半导体结构，包括：基底，所述基底包括衬底以及分立于所述衬底上的鳍部，所述基底还包括位于所述鳍部露出的衬底上的隔离层，所述隔离层覆盖所述鳍部的部分侧壁，其中，沿所述鳍部的延伸方向上，相邻所述鳍部和隔离层围成隔离槽；阻挡层，至少位于所述隔离槽的侧壁上；栅极结构，包括第一栅极结构和第二栅极结构，所述第一栅极结构横跨鳍部且覆盖所述鳍部的部分顶部和部分侧壁，所述第二栅极结构位于所述隔离槽底部的隔离层上；源漏掺杂层，位于所述第一栅极结构两侧的鳍部内。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例形成阻挡层，所述阻挡层至少位于所述隔离槽的侧壁上，随后形成栅极结构，包括第一栅极结构和第二栅极结构，其中，所述第二栅极结构位于所述隔离槽底部的隔离层上，所述栅极结构通常通过刻蚀工艺所形成，所述阻挡层能够在该刻蚀步骤中对所述隔离槽的侧壁起到保护作用，从而防止形成第二栅极结构的刻蚀工艺对所述隔离槽的鳍部侧壁造成损伤，而且，后续形成源漏掺杂层通常包括对第一栅极结构两侧的鳍部进行刻蚀的步骤，所述阻挡层至少位于所述隔离槽的侧壁上，所述阻挡层也能够在该刻蚀步骤中起到阻挡作用，防止该刻蚀步骤对所述第二栅极结构造成误刻蚀，进而有利于保证所述源漏掺杂层的剖面符合工艺需求，同时，后续将所述栅极结构替换为金属栅结构后，位于所述隔离槽底部的隔离层上的所述金属栅结构与源漏掺杂层之间产生桥接以及产生漏电流问题的概率也较低，相应提升了半导体结构的性能。