[发明专利]一种贴片部件及其制作方法、四电极贴片电阻制作方法

说明书

本发明实施例公开了一种贴片部件及其制作方法、四电极贴片电阻制作方法，贴片部件包括部件本体和固定连接在所述本体上的零欧姆贴片电阻体，所述零欧姆贴片电阻体的焊盘连线与本体的焊盘连线垂直，部件本体与零欧姆贴片电阻体间设有绝缘材料。本发明通过在原有部件本体的顶部(或底部)固定并绝缘连接一个零欧姆贴片电阻体，形成具有四个电极的双向贴片部件，从电阻设计上将电阻层数增多、方向增加，相当于在PCB顶层或者底层增加了1层走线可能，有效解决了走线困难的问题，简化了布线流程，提高布线效率。

技术领域

本发明涉及表面贴装器件设计技术领域,具体地说是一种贴片部件及其制作方法、四电极贴片电阻制作方法。

背景技术

目前电路板设计的可靠性及成本在服务器电源设计及其他服务器电路设计中是及其重要的一部分，PCB(Printed Circuit Board，印制电路板)设计关系到整个设计的成败。目前PCB的设计中对板面积及层数的要求日益苛刻，因为PCB面积越大、层数越多，整个PCB的成本也就越高。

因此layout(布局)工程师很大一部分精力都在考虑布局走线中，目前电路走线中需要跨过元件走线的方式主要是通过0欧姆电阻做跳线走线、打过孔分层走线的方式进行解决。然而这种解决方式往往通过增加过孔在其他PCB板层走暗线来实现。

基于成本的考虑，会限制PCB板层数，在一些走线较为困难又不允许增加板层、无法通过打孔走暗线方式实现的情况下，往往需要调整电路设计或者大面积调整走线布局去优化，这样会消耗大量人力，布线效率低。

发明内容

本发明实施例中提供了一种贴片部件及其制作方法、四电极贴片电阻制作方法，以解决现有PCB布线时，在一些走线较为困难又不允许增加板层、无法通过打孔走暗线方式实现的情况下，调整电路设计或者大面积调整走线布局消耗人力、布线效率低的问题。

为了解决上述技术问题，本发明实施例公开了如下技术方案：

本发明第一方面提供了一种贴片部件，包括部件本体和固定连接在所述本体上的零欧姆贴片电阻体，所述零欧姆贴片电阻体的焊盘连线与本体的焊盘连线垂直，部件本体与零欧姆贴片电阻体间设有绝缘材料。

进一步地，所述部件本体为贴片电阻或贴片电容。

进一步地，所述绝缘材料为环氧树脂。

进一步地，所述零欧姆贴片电阻体的基板底面设有第一凹槽，部件本体的基板顶面设有第二凹槽，所述第一凹槽与第二凹槽配合连接。

进一步地，所述第一凹槽的槽深为零欧姆贴片电阻体基板厚度的一半，所述第二凹槽的槽深为部件本体基板厚度的一半。

进一步地，所述绝缘材料设置在第一凹槽槽底和/或第二凹槽槽底。

本发明第二方面提供了一种贴片部件的制作方法，包括：

在陶瓷基板上蒸镀电阻性材料，形成零欧姆贴片电阻体；

部件本体连接所述零欧姆贴片电阻体，连接处设有绝缘材料，且零欧姆贴片电阻体的焊盘连线与本体的焊盘连线垂直；

将组合体进行烘干烧结，形成四电极贴片部件。

进一步地，所述部件本体与零欧姆贴片电阻体通过环氧树脂固定连接。

本发明第三方面提供了一种四电极贴片电阻的制作方法，包括：

在第一陶瓷基板上蒸镀电阻性材料，形成零欧姆贴片电阻体；

根据所需阻值，在第二陶瓷基板上蒸镀电阻性材料，形成贴片电阻本体；

将零欧姆贴片电阻体和贴片电阻本体叠加，使其一基板的底面胶结另一基板的顶面，形成组合体，且零欧姆贴片电阻体的焊盘连线与本体的焊盘连线垂直；