[发明专利]一种多输入单输出的发送缓存控制器设计方法

说明书

本发明涉及一种多输入单输出的发送缓存控制器设计方法，将目前信号处理机中FPGA软件对外接口时间流控制数据包发送改为数据包参数控制数据包发送。该方法可有效简化FPGA软件接口数据流发送设计，特别适用于需要频繁切换数据流发送速率的信号处理系统。

技术领域

本发明属于信号处理技术领域，涉及一种多输入单输出的发送缓存控制器设计方法。该方法可用于FPGA对外接口设计中，内部数据源数据率大于外部接口的条件下，实现发送端速率控制。特别适用于大型数字相控阵天线系统，需要大量数据传输、且传输速率可变的场合。

背景技术

大型相控阵天线系统中通常需要进行大量数据传输汇总。在某些情况下FPGA处理器对外发送的瞬时数据率会大于接口数据率，就需要对数据先进行缓存然后才能发送。在某些情况下信号处理器前端工作于不同的模式，对外发送的数据率需要随着变化。在这些既需要发送缓冲降速，又需要发送速率可变的信号处理系统中，目前一般通过时间流处理的思路，控制参数需要随时间变化，控制发送数据速率，数据流在FPGA内部按时间节拍进行模式切换。当系统两种模式处理时间差异较大时，控制参数随时间变化，软件设计比较复杂。为此，本发明采用数据流处理的思路，将FPGA内部处理完的数据先组成数据包，然后按数据包参数进行发送。该方法可有效简化FPGA软件接口设计，通用性强。特别适用于大型相控阵天线系统中需要多种传输速率切换的信号处理机系统应用。

发明内容

要解决的技术问题

为了避免现有技术的不足之处：FPGA内部数据率大于接口数据率，并需要变速率发送，本发明提出一种多输入单输出的发送缓存控制器设计方法。

技术方案

一种多输入单输出的发送缓存控制器设计方法，其特征在于步骤如下：

步骤1：发送缓存控制器包括发送缓冲区、写入控制逻辑、读出控制逻辑三个部分；其中发送缓冲区用于缓存发送数据，包含N个分块，每个分块可存储一个完整数据包，数据包中应包含发送长度和发送速率信息；写入控制逻辑用于将M个端口接收数据写入N个发送缓冲区分块；读出控制逻辑用于从N个发送缓冲区分块中读取数据；

步骤2：设计5个全局变量：端口空闲状态Ks、端口空闲变量Kn、接收指针变量Rp、发送指针变量Tp、待发送分块变量Rn，用于描述发送缓冲区状态；

端口空闲状态Ks取值范围{0，1}，用于描述当前发送缓存是否正在发送数据；初始化或者读出控制逻辑读完一个数据包置1状态，否则读出控制逻辑启动读一个数据包置0状态；

端口空闲变量Kn取值范围[0，Knm]，用于描述当发送缓存空闲状态时间，Knm表示最大值；

接收指针变量Rp取值范围[0，N-1]，用于描述当前准备接收数据的缓冲区分块位置；初始化或者Kn＝＝Knm-1时刻，Rp设置0；否则每当收到有效数据包，Rp以N为模加1；

发送指针变量Tp取值范围[0，N-1]，用于描述当前准备发送数据的缓冲区分块位置，初始化或者Kn＝＝Knm-1时刻，Tp设置0；否则每当发送完一个数据包，则Tp以N为模加1；

待发送分块变量Rn取值范围[0，N+1]，用于描述当前缓冲区中有Rn个分块需要发送，初始化或者Kn＝＝Knm-1时刻，Rn设置0；否则当某时刻仅有数据到达缓冲区则Rn+1；否则当某时刻仅有数据从缓冲区发完则Rn-1；

步骤3：写入控制逻辑设计如下，根据需要确定输入端口数量M，要求MN；每当有一个端口接收到数据包有效，则根据当前接收指针变量Rp，将数据包写入第Rp个缓冲区分块；

步骤4：发送缓冲区设计如下，发送缓冲区包括N个分块；每个分块由一个双口RAM组成，其中一个端口用于数据写入，另一个端口用于数据读出；