[发明专利]半导体装置和存储器访问设定方法在审
| 申请号: | 201910442055.0 | 申请日: | 2019-05-24 |
| 公开(公告)号: | CN110543938A | 公开(公告)日: | 2019-12-06 |
| 发明(设计)人: | 佐佐本学;中村淳;H·雷思科;松尾茂 | 申请(专利权)人: | 瑞萨电子株式会社 |
| 主分类号: | G06N3/063 | 分类号: | G06N3/063;G06N3/04 |
| 代理公司: | 11256 北京市金杜律师事务所 | 代理人: | 李辉;董典红<国际申请>=<国际公布>= |
| 地址: | 日本*** | 国省代码: | 日本;JP |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 卷积神经网络 存储体 中间层 加速器 读取 半导体装置 存储器访问 输出数据 写入状态 网络层 技术半导体 控制存储器 存储器 计算能力 卷积处理 传送量 存储 传送 分配 申请 | ||
1.一种半导体装置,包括:
层计算部分,所述层计算部分对包括在卷积神经网络中的多个中间层中的每一个中间层的处理目标图像数据的元素执行包括卷积乘积和运算的运算处理;
存储器,所述存储器存储包括在所述卷积神经网络中的所述中间层中的所述层计算部分的输入和输出数据,并且包括可独立读取和写入的多个存储体;
存储器控制部分,所述存储器控制部分将每个所述存储体在可读取状态和可写入状态之间切换,并且执行在所述层计算部分和所述存储器之间的数据发送和接收的路由;和
网络层控制部分,所述网络层控制部分根据包括在所述卷积神经网络中的所述中间层的输入数据和输出数据的传送量和传送速率,以改变存储所述中间层的所述输入数据或输出数据的所述存储体的读取状态和写入状态的分配的方式,来控制所述存储器控制部分。
2.根据权利要求1所述的半导体装置,其中,当连续中间层之中的先前中间层被指定为第一中间层、并且后续中间层被指定为第二中间层时,所述网络层控制部分根据所述第二中间层的所述输入数据的所述传送速率、以及将所述存储器控制部分耦合到所述存储体的总线的每存储体的总线传送速率,设置用于存储所述第一中间层的所述输出数据的存储体的数量。
3.根据权利要求2所述的半导体装置,其中,如果要被输出到所述第一中间层的所述输出数据的所述传送量小于一个存储体的容量、并且要被输入到所述第二中间层的所述输入数据的所述传送速率大于所述总线传送速率,则所述网络层控制部分将用于存储所述第一中间层的所述输出数据的存储体的数量设置为2或更多。
4.根据权利要求1所述的半导体装置,其中,当连续中间层之中的先前中间层被指定为第一中间层、并且后续中间层被指定为第二中间层时,所述网络层控制部分以在关于所述第二中间层的过程中对在关于所述第一中间层的过程中被分配可写入状态的存储体分配可读取状态的方式,来控制所述存储器控制部分。
5.根据权利要求4所述的半导体装置,
其中,如果要被输入到所述第一中间层的所述输入数据的所述传送量大于一个存储体的容量,则所述网络层控制部分执行设定,使得将多个存储体置于所述可读取状态以提供大于所述传送量的总容量,
其中,如果要从所述第一中间层输出的所述输出数据的所述传送量大于一个存储体的容量,则所述网络层控制部分执行设定,使得将多个存储体置于所述可写入状态以提供大于所述传送量的总容量,
其中,如果要被输入到所述第一中间层的所述输入数据的所述传送速率、以及要从所述第二中间层输出的所述输出数据的所述传送速率中的至少一项大于将所述存储器控制部分耦合到所述存储体的总线的每存储体的总线传送速率,则所述网络层控制部分执行设定,使得将多个存储体置于所述可读取状态,以使关于一个存储体的传送速率小于所述总线传送速率,以及
其中,如果要从所述第一中间层输出的所述输出数据的所述传送速率、以及要被输入到所述第二中间层的所述输入数据的所述传送速率中的至少一项大于将所述存储体控制部分耦合到所述存储体的总线的所述总线传送速率,则所述网络层控制部分执行设定,使得将多个存储体置于所述可写入状态,以使关于一个存储体的传送速率小于所述总线传送速率。
6.根据权利要求1所述的半导体装置,
其中,将存储器设定信息给予所述网络层控制部分,为每个所述中间层写入所述存储器设定信息,以指定所述存储体是被置于读取状态还是被置于写入状态,并且指定所述存储体是要被顺序访问还是并行访问,以及
其中,所述网络层控制部分根据所述存储器设定信息来控制所述存储器控制部分。
7.根据权利要求6所述的半导体装置,还包括主计算部分,所述主计算部分根据网络配置信息、输入图像尺寸信息和存储器配置信息来生成所述存储器设定信息,所述网络配置信息指示所述卷积神经网络的配置,所述输入图像尺寸信息指示要被给予安置在所述卷积神经网络的第一级处的输入层的输入图像的图像尺寸,所述存储器配置信息指示所述存储器控制部分的总线带宽和所述存储器的存储体配置。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201910442055.0/1.html,转载请声明来源钻瓜专利网。





