[发明专利]一种耦合光栅的制备方法

说明书

本申请公开了一种耦合光栅的制备方法，属于硅基光电子制造技术领域，解决了现有技术中耦合光栅制备过程复杂、使用光刻版数量较多、成本较高的问题。本申请的制备方法包括如下步骤：提供一SOI衬底，SOI衬底沿水平方向分为Poly‑Si光栅区和Si光栅区，在SOI衬底的表面依次形成Poly‑Si层和硬掩膜层；对硬掩膜层和Poly‑Si层进行光刻和刻蚀，刻蚀至SOI衬底的顶硅层表面，在Poly‑Si光栅区形成第一光栅结构；在对Si光栅区的顶硅层进行刻蚀的同时利用硬掩模层作为阻挡层对第一光栅结构对应的顶硅层进行刻蚀，最终形成Poly‑Si光栅和Si光栅，制得耦合光栅。本申请的制备方法可用于耦合光栅的制备。

技术领域

本申请涉及一种硅基光电子制造技术，尤其涉及一种耦合光栅的制备方法。

背景技术

现有技术中，在耦合光栅的制备过程中可以将SOI衬底沿水平方向分为Poly-Si光栅区和Si光栅区，耦合光栅的常规制作方法如下：在SOI衬底上沉积Poly-Si层4，进行第一次刻蚀，仅保留Poly-Si光栅区内的Poly-Si层4，其余的Poly-Si层4被刻蚀；对Poly-Si光栅区内的Poly-Si层4和顶硅层3进行第二次刻蚀，得到Poly-Si光栅A；对Si光栅区内的顶硅层3进行第三次刻蚀，得到Si光栅B，参见图1a至图1c。显然地，采用上述方法需要使用三层光刻版进行三次刻蚀才能够形成Poly-Si光栅A和Si光栅B，过程复杂，且精度较高光刻版的成本较高，进而增加耦合光栅的制备成本。

发明内容

鉴于上述的分析，本申请旨在提供一种耦合光栅的制备方法，解决了现有技术中耦合光栅制备过程复杂、使用光刻版数量较多、成本较高的问题。

本申请的目的主要是通过以下技术方案实现的：

本申请提供了一种耦合光栅的制备方法，包括如下步骤：

提供一SOI衬底，SOI衬底沿水平方向分为Poly-Si光栅区和Si光栅区，在SOI衬底的表面依次形成Poly-Si层和硬掩膜层；

对硬掩膜层和Poly-Si层进行光刻和刻蚀，刻蚀至顶硅层表面，在Poly-Si光栅区形成第一光栅结构；

对第一光栅结构对应的顶硅层和Si光栅区的顶硅层进行刻蚀，形成Poly-Si光栅和Si光栅，制得耦合光栅。

在一种可能的设计中，对硬掩膜层和Poly-Si层进行光刻和刻蚀，刻蚀至顶硅层表面，在Poly-Si光栅区形成第一光栅结构包括如下步骤：

在硬掩膜层远离SOI衬底一侧形成第一光刻胶层；

对第一光刻胶层、硬掩膜层和Poly-Si层进行光刻和刻蚀，刻蚀至顶硅层表面，去除第一光刻胶层，在Poly-Si光栅区形成第一光栅结构。

在一种可能的设计中，对第一光栅结构对应的顶硅层和Si光栅区的顶硅层进行刻蚀，形成Poly-Si光栅和Si光栅包括如下步骤：

在第一光栅结构和顶硅层形成第二光刻胶层；

对第一光栅结构和Si光栅区对应的第二光刻胶层进行光刻和显影，使得第一光栅结构区域打开，在Si光栅区内将第二光栅结构图形转移至第二光刻胶层；

利用硬掩膜层和第二光刻胶层作为刻蚀阻挡层对第一光栅结构对应的顶硅层和第二光栅结构对应的顶硅层进行刻蚀，去除剩余的第二光刻胶层，形成Poly-Si光栅和Si光栅。

在一种可能的设计中，Poly-Si光栅的厚度为198nm～242nm；Si光栅的厚度为63nm～77nm。

在一种可能的设计中，硬掩膜层为SiN层或SiO₂层。

在一种可能的设计中，SiN层采用PECVD工艺或LPCVD工艺制成；SiO₂层采用PECVD或LPCVD工艺制成。