[发明专利]计算装置及包括所述计算装置的神经网络处理器

权利要求书

1.一种计算装置，包括阵列排布的一列或多列计算单元，其特征在于，每列计算单元中的至少一个计算单元包括：

运算参数存储器，用于存储一个或多个运算参数；

运算器，用于接收输入数据，并且利用所述运算参数存储器中存储的运算参数对所述输入数据进行运算；以及

地址控制器，其用于向所述运算参数存储器提供地址控制信号以控制所述运算参数的存储与输出。

2.根据权利要求1所述的计算装置，其特征在于，所述一个或多个运算参数是权重参数，所述运算器包括：

用于接收所述输入数据的数据输入端；

用于接收所述运算参数的参数输入端；

耦接到同列相邻前级计算单元的传递输入端；以及

耦接到同列相邻后级计算单元的传递输出端；

其中所述运算器用于对所述输入数据和所述运算参数求积，将所述求积运算结果与经由所述传递输入端接收的传递参数求和，并经由所述传递输出端输出所述求和运算结果。

3.根据权利要求2所述的计算装置，其特征在于，所述运算参数存储器包括：

用于接收所述运算参数的输入端；

用于接收所述地址控制信号的地址控制端；以及

用于输出所述运算参数的参数输出端；

其中，所述运算参数存储器用于在所述地址控制信号的控制下存储经由所述输入端接收的所述运算参数，并且在所述地址控制信号的控制下经由所述参数输出端将所述运算参数输出给所述运算器；并且

其中所述地址控制器耦接到所述运算参数存储器的地址控制端以提供所述地址控制信号。

4.根据权利要求3所述的计算装置，其特征在于，所述地址控制器还包括读取使能端与输入使能端，所述地址控制器还被用于响应于经由所述读取使能端接收的读取使能信号和经由所述输入使能端接收的输入使能信号来生成所述地址控制信号。

5.根据权利要求2所述的计算装置，其特征在于，所述至少一个计算单元还包括：

读取使能缓冲器，其用于缓冲在同列相邻的两级计算单元之间传递的读取使能信号。

6.根据权利要求2所述的计算装置，其特征在于，所述阵列排布的一列或多列计算单元包括至少两列计算单元，其中，所述至少一个计算单元还包括：

输出使能缓冲器，其用于缓冲在同一行相邻的计算单元之间传递的读取使能信号；以及

输出数据缓冲器，其用于缓冲在同一行相邻的计算单元之间传递的输入数据。

7.根据权利要求2所述的计算装置，其特征在于，所述计算装置还包括一个或多个累加器，其中每个累加器用于对一列计算单元的计算结果进行累加。

8.根据权利要求2所述的计算装置，其特征在于，所述计算装置还包括一个或多个偏置单元，其中每个偏置单元用于向一列计算单元提供偏置参数。

9.根据权利要求1所述的计算装置，其特征在于，所述计算装置还包括：

多个数据缓冲器，其中每个数据缓冲器对应于一行计算单元，用于向该行计算单元提供所述输入数据。

10.根据权利要求9所述的计算装置，其特征在于，所述地址控制器还包括读取使能端与输入使能端，所述地址控制器还被用于响应于经由所述读取使能端接收的读取使能信号和经由所述输入使能端接收的输入使能信号来生成所述地址控制信号；

其中，所述数据缓冲器耦接到所述输入使能端，并且根据所述数据缓冲器中的数据存储状态向所述地址控制器提供所述输入使能信号。

11.根据权利要求9所述的计算装置，其特征在于，所述数据缓冲器是FIFO缓冲器。

12.根据权利要求1所述的计算装置，其特征在于，所述计算装置还包括控制器，所述控制器用于向所述一列或多列计算单元中的每个运算参数存储器分配对应的运算参数。