[发明专利]一种PWM生成方法、装置、电机控制器及车辆

权利要求书

1.一种PWM生成方法，其特征在于，应用于复杂可编程逻辑器件CPLD，所述CPLD的PWM输入端与电机控制单元MCU的PWM输出端连接，所述方法包括：

获取所述MCU输出的第一PWM信号；

基于所述第一PWM信号，生成包括死区时间的第二PWM信号。

2.根据权利要求1所述的方法，其特征在于，所述基于所述第一PWM信号，生成包括死区时间的第二PWM信号，包括：

基于所述第一PWM信号，生成包括第一死区时间和第二死区时间的第二PWM信号；

其中，所述第一死区时间位于所述第二PWM信号中每个PWM周期内，所述第二死区时间位于所述第二PWM信号中任意相邻两个PWM周期之间。

3.根据权利要求1所述的方法，其特征在于：

所述第一PWM信号包括第三死区时间，所述第三死区时间位于所述第一PWM信号中每个PWM周期内；

所述第二PWM信号包括第四死区时间，所述第四死区时间位于所述第二PWM信号中任意相邻两个PWM周期之间。

4.根据权利要求1所述的方法，其特征在于，所述第一PWM信号包括第一子PWM信号和第二子PWM信号，所述第一子PWM信号和第二子PWM信号中的一个用于控制下桥臂绝缘栅双极型晶体管IGBT，另一个用于控制上桥臂IGBT；

所述基于所述第一PWM信号，生成包括死区时间的第二PWM信号，包括：

在所述CPLD输入的第一子PWM信号为第一预设电平的情况下，将第一计数器的计数值置为第一值；

在所述CPLD输入的第一子PWM信号跳变为第二预设电平的情况下，控制所述第一计数器工作，直至所述第一计数器的计数值等于第二值，其中，所述第一值和所述第二值中一个为0，另一个为根据死区时间的时长和所述CPLD的时钟频率确定的值，所述第一预设电平和所述第二预设电平的相位相反；

在所述CPLD输入的第二子PWM信号为所述第一预设电平且所述第一计数器的计数值等于所述第二值的情况下，输出电平值为所述第一预设电平的第三子PWM信号，否则输出电平值为所述第二预设电平的第三子PWM信号，其中，所述第二PWM信号包括所述第三子PWM信号。

5.根据权利要求4所述的方法，其特征在于，所述基于所述第一PWM信号，生成包括死区时间的第二PWM信号，还包括：

在所述CPLD输入的第二子PWM信号为所述第一预设电平的情况下，将第二计数器的计数值置为所述第一值；

在所述CPLD输入的第二子PWM信号跳变为所述第二预设电平的情况下，控制所述第二计数器工作，直至所述第二计数器的计数值等于所述第二值；

在所述CPLD输入的第一子PWM信号为所述第一预设电平且所述第二计数器的计数值等于所述第二值的情况下，输出电平值为所述第一预设电平的第四子PWM信号，否则输出电平值为所述第二预设电平的第四子PWM信号，其中，所述第二PWM信号包括所述第四子PWM信号。

6.根据权利要求4所述的方法，其特征在于，所述在所述CPLD输入的第一子PWM信号跳变为第二预设电平的情况下，控制所述第一计数器工作，直至所述第一计数器的计数值等于第二值，包括：

当所述第一值为0，且所述第二值为根据死区时间的时长和所述CPLD的时钟频率确定的值时，在所述CPLD输入的第一子PWM信号跳变为第二预设电平的情况下，控制所述第一计数器进行累加，直至所述第一计数器的计数值等于第二值；

当所述第一值为根据死区时间的时长和所述CPLD的时钟频率确定的值，且所述第二值为0时，在所述CPLD输入的第一子PWM信号跳变为第二预设电平的情况下，控制所述第一计数器进行递减，直至所述第一计数器的计数值等于第二值。

7.一种PWM生成装置，其特征在于，设置于复杂可编程逻辑器件CPLD，所述CPLD的PWM输入端与电机控制单元MCU的PWM输出端连接，所述装置包括：

获取模块，用于获取所述MCU输出的第一PWM信号；

生成模块，用于基于所述第一PWM信号，生成包括死区时间的第二PWM信号。