[发明专利]均衡存储器件的误码率的方法

权利要求书

1.一种电阻型存储器件，包括：

多个体(bank)，每个体包括连接到所述体的多条字线的体行解码器，连接到所述体的多条位线的体列解码器，并且具有布置在多行和多列中的存储器单元的存储器单元体阵列，存储器单元的每行连接到所述字线中的相应一个，并且存储器单元的每列连接到所述位线的相应一个，每个体的存储器单元被组织成多个片，存储器单元中的每一个包括可编程以存储至少一位数据的可变电阻；

地址寄存器，被配置为提供存储器地址的序列，每个存储器地址包括标识多个体之一的体地址，标识由体地址标识的所述体中的字线位置的行地址和标识连接到由行地址标识的字线的位线的子集的列地址；

控制电路，被配置为将由所述地址寄存器存储的每个存储器地址的每个行地址和列地址分别提供给由相应存储器地址的体地址标识的体的体行解码器和列解码器；

其中，对于所述存储器地址的子集的至少每个存储器地址，所述控制电路被配置为修改相应的行地址和相应的列地址中的至少一个，使得以下中的至少一个为真：

由所述多个体的第一体中的第一行地址标识的第一字线的相对位置不同于由所述多个体的第二体中的第一行地址标识的第二字线的相对位置，以及

由所述多个体的第一体中的第一列地址标识的第一位线的相对位置不同于由所述多个体的第二体中的第一列地址标识的第二位线的相应相对位置。

2.如权利要求1所述的电阻型存储器件，

其中，对于存储器地址的子集，所述控制电路被配置为修改相应的行地址，使得由所述多个体的第一体中的第一行地址标识的第一字线的相对位置不同于由所述多个体的第二体中的第一行地址标识的第二字线的相对位置。

3.如权利要求2所述的电阻型存储器件，

其中，所述第一字线位于所述第一体的第一区域，所述第二字线位于第二体的第二区域，

其中，所述第一区域包括具有比所述第二区域的存储器单元更高的电阻分布劣化的存储器单元。

4.如权利要求3所述的电阻型存储器件，其中，所述第一区域位于第一体的边缘，所述第二区域位于第二体的中心。

5.如权利要求3所述的电阻型存储器件，其中，所述第一区域位于所述第一字线延伸通过的、所述第一体的存储器片的水平块的边缘，并且所述第二区域位于所述第二字线延伸通过的、所述第二体的存储器片的水平块的中心。

6.如权利要求2所述的电阻型存储器件，

其中，关于所述第一体，从序列的最低行地址到序列的最高行地址的数字次序的行地址序列顺序地标识从所述第一体的第一边缘到第一体的第二边缘的字线，以及

其中，关于所述第二体，从所述序列的最低行地址到所述序列的最高行地址的数字次序的行地址序列以位置次序顺序地标识从所述第二体的中心到第二体的第一边缘，然后从所述第一体的第二边缘到所述第二体的中心的字线。

7.如权利要求2所述的电阻型存储器件，

其中，关于所述第一体，从所述序列的最低行地址到所述序列的最高行地址的行地址的范围的数字次序的行地址序列以位置次序顺序地标识从所述第一体的第一片的第一边缘到所述第一体的第一片的第二边缘布置的字线，以及

其中，关于所述第二体，从所述序列的最低行地址到所述序列的最高行地址的序列的数字次序的行地址序列以位置次序顺序地标识从所述第二体的第一片的中心到第二体的第一片的第一边缘，然后从第二体的第一片的第二边缘到第二体的第一片的中心的字线。

8.如权利要求2所述的电阻型存储器件，其中，所述控制电路包括地址修改电路，所述地址修改电路被配置为反转所述存储器地址的子集的所有行地址中的至少一个更高有效位。