[发明专利]一种基于FPGA的NVMe SSD命令处理方法

说明书

一种基于FPGA的NVMe SSD命令处理方法，它属于数据存储技术领域。本发明解决了随着NVMe SSD读写操作的命令增大或命令种类增多，流程控制状态机的复杂度增加的问题。本发明对NVMe SSD命令处理流程控制模块进行设计，将多种命令执行流程相结合，使用一个简单的流程控制状态机即可实现所有命令执行流程，便于开发和维护；而且在保证功能完整的同时，优化了流程控制状态机的状态数量及状态转移条件，减少了流程控制状态机中判断步骤的时间开销，提高了开发效率，与传统方法相比，采用本发明方法可以节省FPGA内部43％的触发器资源和65％的查找表资源。本发明可以应用于数据存储技术领域。

技术领域

本发明属于数据存储技术领域，具体涉及一种NVMe SSD命令处理方法。

背景技术

高速数据存储设备在高速数据采集、云存储等领域应用广泛。为了提高存储设备的读写速度，减小设备的体积和功耗，适应小型化、紧凑化的发展趋势，可以利用存储领域新兴的NVMe SSD来构建便携式高速存储设备。设备利用FPGA作为控制芯片，可以实现高达1GByte/s以上的连续写入速度。

实现FPGA控制NVMe SSD功能的关键在于控制软件FPGA的设计，可以使用Verilog语言编写一个流程控制状态机来实现NVMe命令处理流程。根据NVMe协议的内容，NVMe SSD执行读写命令可以分为八大步骤，每个步骤均包含若干个PCIe数据包的传输。当读写命令需要传输的数据量很大时，对应的一个命令流程中传输的PCIe数据包也就越多；当要实现的NVMe命令增大或命令种类增多时，流程控制状态机的状态也会增多，从而导致流程控制状态机的复杂度增加、消耗FPGA逻辑资源增多等问题。

发明内容

本发明的目的是为解决随着NVMe SSD读写操作的命令增大或命令种类增多，流程控制状态机的复杂度增加的问题。

本发明为解决上述技术问题采取的技术方案是：一种基于FPGA的NVMe SSD命令处理方法，该方法包括以下步骤：

步骤A1、FPGA接收到用户命令后更新命令提交队列，并向NVMe(Non-VolatileMemory express，非易失性内存主机控制器接口规范)SSD(固态硬盘)发送写寄存器请求，更新NVMe SSD中的命令提交队列尾门铃寄存器(SQ Tail DB寄存器，Submission QueueTail Doorbell)，跳转至步骤A2；

步骤A2、FPGA进入等待状态，并判断是否接收到数据包，当FPGA接收到数据包时，跳转至步骤A3；

步骤A3、判断接收的数据包是否为写内存请求，若是写内存请求，则跳转至步骤A4；否则，跳转至步骤A8；

步骤A4、判断接收的数据包是否为写数据请求；若是写数据请求，则FPGA接收从NVMe SSD读取的数据，跳转至步骤A2；否则，跳转至步骤A5；

步骤A5、判断接收的数据包是否为写命令完成队列请求，若是写命令完成队列请求，则跳转至步骤A6；否则，跳转至步骤A12；

步骤A6、判断命令是否成功执行，若成功执行，则更新命令完成队列，跳转至步骤A7；否则，跳转至步骤A12；

步骤A7、FPGA向NVMe SSD发送写内存请求，更新NVMe SSD中的命令完成队列头门铃寄存器(CQ Head DB寄存器，Completion Queue Head Doorbell)，跳转至步骤A13；

步骤A8、判断接收的数据包是否为读内存请求，若是读内存请求，则跳转至步骤A9；否则，跳转至步骤A12；

步骤A9、判断接收的数据包是否为读命令提交队列请求，若是读命令提交队列请求，则FPGA发送完成报文，返回NVMe命令信息，跳转至步骤A2；否则，跳转至步骤A10；