[发明专利]SRAM存储器及其形成方法

说明书

一种SRAM存储器及其形成方法，方法包括：形成横跨第一鳍部和第二初始鳍部的初始栅极结构，上拉鳍切割区位于初始栅极结构的侧部；在半导体衬底、第一鳍部和第二初始鳍部上形成覆盖初始栅极结构侧壁的介质层；在介质层和初始栅极结构上形成掩膜层，掩膜层中具有掩膜开口，掩膜开口位于上拉鳍切割区上且自第二初始鳍部的延伸方向上延伸至初始栅极结构上；在掩膜开口底部的初始栅极结构中形成第一切割层，使初始栅极结构形成位于第一切割层两侧的传输栅极结构和拉栅极结构；在掩膜开口底部的介质层和第二初始鳍部中形成位于上拉鳍切割区上的第二切割层，且使第二初始鳍部形成第二鳍部。所述方法提高了SRAM存储器的性能。

技术领域

本发明涉及半导体制造领域，尤其涉及一种SRAM存储器及其形成方法。

背景技术

随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展，同时也对存储器的稳定性提出了更高的要求。

基本的静态存储器(Static Random Access Memory，SRAM)依赖于六个晶体管，这六个晶体管构成两个交叉耦合的反相器。每个反相器包括：一个上拉晶体管、一个下拉晶体管和一个存取晶体管。

为了获得足够的抗干扰能力和读取稳定性，用于形成存储器的晶体管多为鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)。在FinFET晶体管中，栅极为覆盖鳍部三个表面的3D架构，可以大幅改善电路控制。FinFET在存储器中的应用可以提高存储器的数据存储稳定性和集成度。

然而，现有的SRAM存储器的性能还有待提高。

发明内容

本发明解决的问题是提供一种SRAM存储器及其形成方法，以提高SRAM存储器的性能。

为解决上述问题，本发明提供一种SRAM存储器的形成方法，包括：提供半导体衬底，所述半导体衬底包括存储单元区，存储单元区包括传输区、下拉区和上拉区，所述上拉区包括上拉鳍切割区；在传输区和下拉区上形成第一鳍部；在上拉区上形成第二初始鳍部，第二初始鳍部延伸至上拉鳍切割区上；形成横跨第一鳍部和第二初始鳍部的初始栅极结构，所述上拉鳍切割区位于初始栅极结构的侧部；在半导体衬底、第一鳍部和第二初始鳍部上形成覆盖初始栅极结构侧壁的介质层；在介质层和初始栅极结构上形成掩膜层，所述掩膜层中具有掩膜开口，所述掩膜开口位于上拉鳍切割区上且自第二初始鳍部的延伸方向上延伸至初始栅极结构上；在掩膜开口底部的初始栅极结构中形成第一切割层，使初始栅极结构形成位于第一切割层两侧的传输栅极结构和拉栅极结构，所述传输栅极结构位于传输区上；在掩膜开口底部的介质层和第二初始鳍部中形成位于上拉鳍切割区上的第二切割层，且使第二初始鳍部形成位于第二切割层侧部的第二鳍部，第一切割层位于第二鳍部的顶部表面。

可选的，各存储单元区包括中心对称的第一组合区和第二组合区，第一组合区和第二组合区均包括传输区、下拉区和上拉区；第一鳍部分别位于第一组合区的传输区和下拉区上、以及第二组合区的传输区和下拉区上；第二初始鳍部分别位于第一组合区的上拉区上、以及第二组合区的上拉区上，第一组合区的第二初始鳍部延伸至第二组合区的上拉鳍切割区上，第二组合区的第二初始鳍部延伸至第一组合区的上拉鳍切割区上；对于第一切割层两侧的传输栅极结构和拉栅极结构，传输栅极结构位于第一组合区的传输区上且拉栅极结构位于第二组合区的下拉区和上拉区上，或者，传输栅极结构位于第二组合区的传输区上且拉栅极结构位于第一组合区的下拉区和上拉区上；第二鳍部分别位于第一组合区的上拉区上以及第二组合区的上拉区上，且第一组合区的第二鳍部在第二鳍部的延伸方向上位于第二组合区的上拉鳍切割区的侧部，第二组合区的第二鳍部在第二鳍部的延伸方向上位于第一组合区的上拉鳍切割区的侧部。

可选的，形成第一切割层的方法包括：刻蚀去除掩膜开口底部的初始栅极结构，在初始栅极结构中形成第一切割开口，第一切割开口的底部暴露出第二初始鳍部的部分顶部表面，且使初始栅极结构形成位于第一切割开口两侧的传输栅极结构和拉栅极结构；在第一切割开口中形成第一切割层。